WO2001054125A1 - Appareil d'enregistrement/reproduction numeriques de donnees - Google Patents

Appareil d'enregistrement/reproduction numeriques de donnees Download PDF

Info

Publication number
WO2001054125A1
WO2001054125A1 PCT/JP2001/000235 JP0100235W WO0154125A1 WO 2001054125 A1 WO2001054125 A1 WO 2001054125A1 JP 0100235 W JP0100235 W JP 0100235W WO 0154125 A1 WO0154125 A1 WO 0154125A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
phase
output
filter
digital
Prior art date
Application number
PCT/JP2001/000235
Other languages
English (en)
French (fr)
Inventor
Youichi Ogura
Koichi Urita
Shinichiro Sato
Yoshimasa Oda
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US09/936,513 priority Critical patent/US6674707B2/en
Publication of WO2001054125A1 publication Critical patent/WO2001054125A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10277—Improvement or modification of read or write signals bit detection or demodulation methods the demodulation process being specifically adapted to partial response channels, e.g. PRML decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/10231—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein an asynchronous, free-running clock is used; Interpolation of sampled signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10444—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by verifying the timing of zero crossings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00065—Sigma-delta audio encoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1287—Synchronisation pattern, e.g. VCO fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Definitions

  • the present invention relates to a digital recording data reproducing apparatus for reproducing digital data recorded on a recording medium, and more particularly to a digital recording data reproducing apparatus for improving phase locked loop and offset correction. Under poor conditions such as waveform quality deterioration, reproduction under poor signal / noise ratio, and frequent occurrence of diff, etc., not only the reproduced digital data quality is improved, but also playability, that is, The present invention relates to a device having features such as improved reproducibility.
  • Tilt refers to the deviation of the angle between the perpendicular to the signal surface of the optical disc and the optical axis of the laser beam, and the differential is the reproduction of scratches on the signal surface of the optical disc, adhesion of fingerprints, etc. It is a disturbance factor of the waveform.
  • a method for recording digital data on an optical disk medium a method for keeping the linear velocity constant and uniform recording density on the recording medium, such as a compact disk (DVD) or a DVD, is often used. I have.
  • the reproduction linear velocity period is detected based on a specific pulse length and pulse interval included in the reproduction signal to control the rotation speed of the disk and to run the phase locked loop by itself. By controlling the frequency, the normal position It has been attempted to enable phase synchronization pull-in.
  • FIG. 24 (a) there is a disk reproducing system as shown in FIG. A digital recording code as shown in FIG. 24 (a) is recorded on the optical disc 55 so that the linear recording density is constant. It is assumed that the recorded data is data regulated such that the number of consecutive “0” s or “1” s is 3 or more and 14 or less, for example, in an 8- 16 modulation method.
  • the signal obtained by reproduction by the reproduction means 56 such as an optical pickup is converted into a high-frequency component as the recording density in the linear direction of the recording data increases. Indeed, the amplitude attenuates. This is because the influence of interference becomes noticeable as the recording density increases.
  • the signal obtained by reproduction is amplified by a preamplifier (not shown), the high-frequency Is corrected to emphasize.
  • the reproduced signal subjected to high-frequency emphasis is sampled into a multi-bit digital signal by an analog / digital converter 3 as a means for converting an analog signal into a digital signal.
  • the reproduced clock generated by the VCO (voltage-controlled oscillator) 40 is used as a sampling clock, and the phase of the reproduced clock by VC040 and the phase of the clock component of the reproduced signal by the reproducing means 56 are If are synchronized, sampled data as shown in Fig. 24 (c) can be obtained.
  • Fig. 24 (c) shows sampled data particularly suitable for a partial response maximum likelihood (hereinafter abbreviated as PRML) signal processing method.
  • PRML partial response maximum likelihood
  • the amplitude of the high-frequency component of the signal is degraded as the recording density in the linear recording direction increases, and the signal interference ratio is increased.
  • the error rate of the reproduced data can be improved by using the maximum likelihood decoding method that demodulates the likely sequence by probabilistic calculation considering the power and the waveform interference without using the high frequency component in the reproduced signal. It is a method that
  • the offset correcting means 4 By inputting the sampled multi-bit digital signal to the offset correcting means 4, the offset component included in the reproduced digital signal is corrected. Then, the reproduced digital signal subjected to the offset correction is transmitted to the transversal filter 6. Input and perform partial response equalization.
  • the application of the partial response equalization has a feature that the equalized output signal is multi-valued as shown in FIG. 24 (d).
  • the weight coefficients of the taps of the transversal filter 6 are determined by using a least mean square (LMS) algorithm that minimizes the root mean square value of the equalization error. It is supplied by weight coefficient setting means 57.
  • LMS least mean square
  • the multi-level output signal of the transversal filter 6 is demodulated by a Viterbi decoder 58, which is a kind of maximum likelihood decoder, to obtain binary digital data.
  • the phase-synchronized reproduction clock used for sampling by the analog-to-digital converter 3 is controlled as follows. That is, from the output signal of the offset correction means 4, the position where this output signal crosses zero level is continuously detected, and the output of the zero cross length detector 59 which counts the number of samples between adjacent zero crosses is used. By detecting the synchronization pattern length in a specific period of one frame or more, and detecting the detection period of the synchronization pattern by the frequency error detector 13, the frequency error for controlling the frequency of the reproduction clock is determined. The amount is determined. Also, the phase information of the reproduced digital data is detected by the phase comparator 9 using the output signal of the offset correction means 4, and the phase error amount for performing the phase synchronization control between the reproduced clock and the reproduced digital data is determined. .
  • VCO 40 is controlled by digital / analog converter 4 2 b.
  • the phase control loop filter 60 and the digital / analog converter 42 a are used to generate VC 0 40 so that the reproduced clock is synchronized with the reproduced digital signal using the phase error amount output from the phase comparator 9.
  • the phase error detection which is one end of the phase locked loop
  • the deterioration of the reproduced signal due to the tilt and the equalization characteristic of the waveform equalization means If the phase error is insufficient, the phase error information will be inaccurate and the jitter of the phase locked loop will increase.
  • the signal sampled by the analog-to-digital converter is no longer in a normal phase state, so that the partial response equalization by the transversal filter cannot exhibit its performance sufficiently.
  • the signal quality of the reproduced signal is degraded, and the error rate may be degraded.
  • the present invention has been made in view of such circumstances, and is suitable for partial response equalization, has a high phase synchronization pull-in capability, and has a high error rate even under conditions in which characteristic degradation due to tilt and analog equalization are insufficient. It is an object of the present invention to provide a digital recording / reproducing apparatus capable of reducing the data. Disclosure of the invention
  • the digital recording data reproducing apparatus samples a reproduction signal of a recording medium into digital data asynchronously with a phase of a click component included in the signal.
  • An interpolation filter for reproducing a signal at a normal sampling phase from the response-equalized signal by interpolation, and adapting a filter coefficient of the equalization filter based on an output signal of the interpolation filter so that an equalization error is minimized.
  • Filter coefficient control means for controlling the phase error, and detecting the phase error based on the output signal of the interpolation filter,
  • a phase-locked loop that updates the filter coefficients of the above, and a maximum likelihood decoder that performs data demodulation by performing maximum likelihood decoding according to the type of the partial response obtained by equalizing the output signal of the interpolation filter with the equalization filter described above. It is provided with. This makes it possible to perform maximum likelihood decoding based on interpolation data at a regular sampling phase, and to perform digital data demodulation suitable for partial response maximum likelihood decoding without being affected by waveform degradation due to tilt of the reproduced signal. It becomes possible, and has a recording operation.
  • the digital recording data reproducing apparatus samples a reproduction signal of a recording medium into digital data asynchronously with a phase of a clock component included in the signal.
  • Analog-to-digital conversion means, digital data correction means for correcting an offset component and amplitude from the sampled signal, an equalization filter for performing partial response equalization on the corrected signal, and the equalization filter A phase-locked loop for detecting a phase error based on the output signal of the equalizing filter; and adaptively controlling a filter coefficient of the equalizing filter based on an output signal of the equalizing filter so that the equalizing error is minimized.
  • a filter coefficient control means for controlling a filter coefficient so as to eliminate a phase error based on an output of the synchronous loop;
  • a maximum likelihood decoder that performs data demodulation by performing maximum likelihood decoding in accordance with the type of the equalized partial response is provided.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 1 or 2, wherein: A clock generating means for generating a clock whose phase is asynchronous with the clock signal included in the clock signal; and controlling a frequency of a clock generated by the clock generating means based on an output of the phase locked loop. Frequency control means, and a clock position generated by the clock generation means based on an output of the phase locked loop. And phase synchronization maintaining means for performing control so that the phases maintain a synchronized state.
  • the digital recording data reproducing apparatus is the digital recording data reproducing apparatus according to claim 3, wherein the frequency control means and the phase synchronization maintaining means Delta-sigma modulation means for performing a delta-sigma modulation on the control signal from the controller, and a low-pass filter for removing a high-frequency component of the output signal of the delta-sigma modulation means. .
  • the disturbance of the phase locked loop when switching from rough control to up / down control can be suppressed, smooth frequency tracking can be performed, more stable phase lock-in can be achieved, and the error rate of the playback data is improved. it can.
  • the control of the clock generation means may be designed mainly in consideration of the improvement of the control performance of the rough control, it has an effect that the analog circuit can be simplified.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 4, wherein a time constant of the low-pass filter is changed. This is provided with a time constant varying means for causing the time constant to be changed.
  • the reproduction time of the recording medium changes, the time constant can be varied according to the change speed.
  • the reproduction time does not depend on the reproduction speed. It has the function of enabling smooth frequency tracking.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 1 or 2, wherein the digital data correction means is When performing offset adjustment, the amplitude component of that point is added at the point where the center line of the sampled waveform crosses the zero level, and at the other points where the sign is fixed, According to the raw code, a predetermined value corresponding to the polarity is added. As a result, the accuracy of the offset error information is increased, and even when the offset adjustment is made to respond to DC fluctuations including high-frequency components, the operation can be stabilized and the noise after the adjustment can be reduced. It has the effect of realizing effective data reproduction means.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 1 or 2, wherein the digital data correction means is When performing offset adjustment, the amplitude component of the sampled waveform is added at the point where the center line of the sampled waveform crosses the zero level, and at other points where the sign is fixed, playback is performed. According to the sign, a value corresponding to the polarity is added, and the added value is made different between the seek operation and the rest.
  • the accuracy of the offset error information is increased, and even when the offset adjustment is made to respond to DC fluctuations including high-frequency components, the operation can be stabilized and the noise after the adjustment can be reduced.
  • an effective data reproducing means can be realized, and control according to the operating condition can be performed, so that playability can be improved.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 7, wherein the digital data correction unit is configured to perform a seek operation.
  • the value of the addition value is increased, and the value of the addition value is reduced in the phase synchronization state.
  • the tracking performance is improved during the seek operation, and the control noise can be suppressed when the phase is in the synchronized state, so that the optimum offset control can be performed.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 1 or 2, wherein the digital data correction means is When performing offset adjustment, the cumulative addition value of the sampled waveform at each point for a predetermined time is monitored, and the DC error amount is discretely fed back to the DC component. .
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 2, wherein the filter coefficient control means includes a phase synchronization pull-in. After that, partial response equalization is performed continuously, and the loop gain is set sufficiently lower than that of the phase-locked loop.After that, when the equalization error becomes small, switching to intermittent control operation is performed. is there.
  • a digital recording data reproducing apparatus comprises: a preamplifier for enhancing an output amplitude of a reproduction signal from a recording medium; and a predetermined frequency band of the enhanced signal.
  • Analog equalizer that samples the equalized signal into multi-bit digital data asynchronously with the phase of the clock component included in the signal by means of a waveform generated by an oscillator and a clock generated by an oscillator.
  • a transversal inode that performs partial response equalization on the signal, and a signal at a regular sampling phase from the partial response equalized signal.
  • a high-order interpolation filter for reproducing by high-order interpolation, tap weight coefficient control means for adaptively controlling a weight coefficient of a tap of the transversal filter from the interpolation output signal so that an equalization error is minimized;
  • a phase comparator for detecting a phase error from the interpolation output signal, a loop filter for smoothing the phase error signal, and a partial response type in which the interpolation output signal is equalized by the transversal filter.
  • a maximum likelihood decoder that performs data demodulation by performing maximum likelihood decoding in response to the data, and demodulates the data by demodulating data by asynchronously sampling the signal sampled in a partial response, compensating for phase synchronization using a phase interpolation type digital phase locked loop, and demodulating data. Is performed.
  • a digital recording data reproducing apparatus comprises: a preamplifier for enhancing an output amplitude of a reproduction signal from a recording medium; and a predetermined frequency band of the emphasized signal.
  • the equalized signal is sampled into multi-bit digital data asynchronously with the phase of the clock component included in the signal by the waveform equalizing means for enhancing the frequency and the clock generated by the oscillator.
  • Analog to digital conversion means offset correction means for reducing an offset component from the sampled signal, auto gain control means for adjusting the amplitude of the output signal to a required level, a transversal filter, It also has the function of the next interpolation filter, performs partial response equalization on the signal whose amplitude has been adjusted, and performs the partial response equalization on the signal.
  • a phase interpolation type transversal filter for reproducing a signal at a normal sampling phase by higher-order interpolation, a phase comparator for detecting a phase error from the output signal, and smoothing the phase error signal to obtain phase information.
  • a loop filter for obtaining the phase interpolation type transversal filter, wherein the phase information and the output signal of the phase interpolation type transversal filter are used to minimize an equalization error and reproduce a normal sampled signal.
  • Tap weighting factor setting means for setting the weighting factor setting of the tap of the filter; and data demodulation by performing maximum likelihood decoding in accordance with a partial response type obtained by equalizing the interpolation output signal with the phase interpolation type transversal filter.
  • Maximum likelihood decoder that performs partial response equalization and digital phase locked loop It is obtained so as to achieve in filter.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 12, wherein the tap weight coefficient setting unit is configured to: Having a filter coefficient for each phase, which is divided into The filter coefficient is updated, and based on the output signal of the phase interpolation type transversal filter, the filter coefficient for partial response equalization is updated so as to minimize the equalization error.
  • the weight coefficient of the tap of the phase interpolation type transversal filter is set by superimposing the response equalization filter coefficient.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 12, wherein the tap weight coefficient setting unit is configured to: A provisional decision circuit for detecting an equalization target value corresponding to the partial response method based on the output signal of the versal filter, and an equalization for detecting an equalization error based on the equalization target value and the output signal of the higher-order interpolation filter An error detector, a correlator for detecting a correlation between the equalization error and an output signal of the higher-order interpolation filter, and a feedback gain adjustment for adjusting a feedback gain by multiplying an output of the correlator by the same number as a gain.
  • a tap coefficient updating unit that adds the output of the feed-pack gain adjuster to the weight coefficient of each tap to update the tap coefficient; and a Nyquist characteristic
  • a first register that stores each amplitude value corresponding to each tap when the channel rate is divided in the time direction, and Nyquist interpolation for each tap and each phase stored in the first register
  • Tap coefficient convolution means for superimposing a coefficient and a weight coefficient of a tap for partial response equalization output from the tap coefficient update unit, and a signal on which the partial response equalization is performed is input to a delay element at a first stage.
  • a plurality of delay elements having a unit delay time delay amount connected in series with each other, an input of a first-stage delay element among the plurality of unit delay elements, a connection point between the delay elements, and a final stage A multiplier provided corresponding to the output of the delay element, an adder for calculating the sum of the outputs of the multiplier and generating the output of the tap weight coefficient setting means, and a multiplier provided corresponding to the multiplier.
  • a second register that is, the tap coefficient convolution means
  • Register value updating means for updating the value of the second register based on the output; provided in correspondence with the second register; stored in the second register in accordance with output phase information of the loop filter; And a selector for selecting an amplitude value and outputting the selected amplitude value to the corresponding multiplier.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 12, wherein a frequency error is calculated from an output of the transversal filter.
  • a frequency error detector that detects the frequency error, and a frequency control loop filter that smoothes the detected frequency error and provides the control signal to the oscillator as a control signal, wherein the frequency error is reduced to a predetermined value or less.
  • the gain of the frequency control loop including the loop filter is reduced, the frequency lock control is shifted to the phase lock pull-in control, and when a predetermined number of synchronization patterns are detected, the phase control loop including the phase comparator is controlled.
  • the loop response is reduced, and the partial response adaptation by the phase interpolation type tap weight coefficient control means is performed.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 12, wherein the tap weighting factor setting means includes: The feedback gain at the time of updating the phase control filter coefficient is set to be sufficiently larger than the feedback gain at the time of updating the partial response equalization filter coefficient. The filter coefficient is discretely updated.
  • a digital recording data reproducing apparatus comprises: a preamplifier for enhancing an output amplitude of a reproduced signal from a recording medium; and a predetermined frequency band of the emphasized signal.
  • Analog equalizer that samples the equalized signal into multi-bit digital data asynchronously with the phase of the clock component included in the signal by means of a waveform generated by an oscillator and a clock generated by an oscillator.
  • Digital conversion means offset correction means for reducing an offset component from the sampled signal; auto gain control means for adjusting the amplitude of the output signal to a required level;
  • a transversal filter that performs partial response equalization, and a signal at a normal sampling phase is extracted from the partial response equalized signal.
  • a high-order interpolation filter that reproduces by the next interpolation, a tap weight coefficient control unit that adaptively controls a weight coefficient of the tap of the transversal filter from the interpolation output signal so that an equalization error is minimized,
  • a phase comparator for detecting a phase error from the output signal; a loop filter for smoothing the phase error signal; and a type of a partial response obtained by equalizing the interpolation output signal with the transversal filter.
  • a maximum likelihood decoder for performing data demodulation by performing maximum likelihood decoding, and as means for controlling the frequency of the output clock of the oscillator, detecting a period of a synchronization pattern included in recording data and detecting the synchronization pattern.
  • Frequency control means that performs control based on the time width of the After being pulled into the vicinity, the control range of the loop filter is monitored, and before the phase control signal reaches the region where the phase synchronization cannot be controlled, the phase synchronization for performing clock frequency up / down control so as to return to the normal operation range.
  • a maintenance means, and an oscillator control means for controlling the oscillator based on an output signal of the frequency control means and an output signal of the phase synchronization maintenance means.
  • the digital recording data reproducing apparatus is the digital recording data reproducing apparatus according to claim 17, wherein the oscillator control means is configured to maintain the phase synchronization.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 18, wherein the cut-off frequency of the low-pass filter is And a cut-off frequency varying means for switching according to the reproduction speed of the digital recording data.
  • the response characteristics suitable for each reproduction speed can be realized, the reproduction characteristics can be maintained even under the condition where the reproduction speed greatly changes.
  • a digital recording data reproducing apparatus is a digital recording data reproducing apparatus according to any one of claims 11, 12, and 17.
  • the offset correction means includes: an offset detection means for detecting an offset component of the sampled signal; a smoothing means for smoothing the detected offset component; And subtracting means for subtracting the sampled signal from the sampled signal.
  • a digital recording data reproducing apparatus comprises: a preamplifier for enhancing an output amplitude of a reproduction signal from a recording medium; and a predetermined frequency band of the emphasized signal.
  • Analog equalizer that samples the equalized signal into multi-bit digital data asynchronously with the phase of the clock component included in the signal by means of a waveform generated by an oscillator and a clock generated by an oscillator.
  • Digital conversion means offset correction means for reducing an offset component from the sampled signal; auto gain control means for adjusting the amplitude of the output signal to a required level;
  • a phase comparator for detecting a phase error from the interpolation output signal, a loop filter for smoothing the phase error signal, and a partial response type in which the interpolation output signal is equalized by the transversal filter.
  • a maximum likelihood decoder that performs data demodulation by performing maximum likelihood decoding in response to the data, demodulates the data by demodulating the asynchronously sampled signal to partial response equalization, compensating for phase synchronization using a phase interpolation type digital phase locked loop, and demodulating data.
  • the offset correction means refers to the output of the higher-order interpolation filter and performs offset correction. In which was to perform.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 21, wherein the offset correction unit is configured to: For a sampled signal at the position where the output signal of the filter crosses zero, a zero-cross amplitude output means that outputs a component in the amplitude direction, and for a sampled signal that is not at the zero-cross position, a fixed amount according to the sign polarity of the signal.
  • Polarity value output means for outputting a value having a different polarity of an output signal; an offset correction loop filter for smoothing an output signal of the zero cross amplitude output means and an output signal of the polarity value output means; Offset removal means for directly removing the output signal of the analog / digital converter from the output signal of the analog / digital converter. In which was to so that.
  • the digital recording data reproducing apparatus is the digital recording data reproducing apparatus according to claim 22, wherein the offset correction unit is configured to output the polarity value.
  • the polarity of the code is mainly controlled during seek when the follow-up to the level fluctuation is more important than the accuracy of the reproduced signal, and the zero-cross amplitude is mainly controlled during the continuous data reproduction where the accuracy of the reproduced signal is required.
  • This has the effect of making it possible to perform optimal offset correction according to the situation, and to contribute to the convergence of control, so that high-speed phase lock-in after seek is possible.
  • the digital recording data reproducing apparatus according to the invention described in claim 24 of the present application is the digital recording data reproducing apparatus according to claim 22.
  • the output value of the polarity value output means is zero.
  • the digital recording data reproducing apparatus is the digital recording data reproducing apparatus according to claim 22, wherein the offset correction means performs a predetermined time.
  • the digital recording data reproducing apparatus is the digital recording data reproducing apparatus according to any one of claims 11, 12, 17, and 21.
  • the transversal filter includes a plurality of delay units each having a delay amount of a unit delay time, wherein the signal whose amplitude has been adjusted is input to the first-stage delay element.
  • a plurality of delay elements a multiplier provided corresponding to an input of the first-stage delay element among the plurality of unit delay elements, a connection point between the delay elements, and an output of the last-stage delay element;
  • An adder that takes the sum of the outputs of the multipliers and generates an output of the present filter, and realizes a required equalization characteristic by changing a weight coefficient input to the other input of the multiplier. Things. As a result, even if the characteristics of the reproduced signal are degraded due to tilt or the analogization of the analog signal is insufficient, not only will the error rate be reduced, but also the phase synchronization pull-in capability will be high and stable digital data reproduction will be possible. Has an effect that a configuration for performing partial response equalization can be realized.
  • a digital recording data reproducing apparatus is a digital recording data reproducing apparatus according to any one of claims 11, 17, and 21.
  • the high-order interpolation filter includes a plurality of delay elements having a delay amount of a unit delay time, wherein a signal subjected to the partial response equalization is input to a first-stage delay element, and the plurality of delay elements are connected in series with each other.
  • a multiplier provided corresponding to the input of the first-stage delay element among the plurality of unit delay elements, the connection point between the delay elements, and the output of the last-stage delay element;
  • An adder for taking the sum and generating the output of the present filter, and realizing required equalization characteristics by changing a weight coefficient input to the other input of the multiplier.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 27, wherein the high-order interpolation filter has a Nyquist characteristic.
  • the interpolation is performed on the basis of the interpolation.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 27, wherein the high-order interpolation filter is A register for storing each amplitude value when the channel rate of the Nyquist characteristic is divided in the time direction; and a register provided for the register in accordance with the output phase information of the loop filter. A selector for selecting the amplitude value stored in the register and outputting the selected amplitude value to the corresponding multiplier.
  • the high-order interpolation filter is A register for storing each amplitude value when the channel rate of the Nyquist characteristic is divided in the time direction; and a register provided for the register in accordance with the output phase information of the loop filter.
  • a selector for selecting the amplitude value stored in the register and outputting the selected amplitude value to the corresponding multiplier.
  • a digital recording data reproducing apparatus is a digital recording data reproducing device according to any one of claims 11, 17, and 21.
  • the tap weight coefficient control means determines a weight coefficient of the transversal filter by a least mean square algorithm.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 30, wherein the tap weight coefficient control unit is configured to: A provisional decision circuit for detecting an equalization target value corresponding to the partial response method based on the output signal of the next interpolation filter, and detecting an equalization error based on the equalization target value and the output signal of the higher-order interpolation filter An equalization error detector, a correlator for detecting a correlation between the equalization error and an output signal of the higher-order interpolation filter, and a filter for adjusting a feedback gain by multiplying an output of the correlator by the same number as a gain. And a tap coefficient updating unit for adding the output of the feedback gain adjuster to the weight coefficient of each tap and updating the tap coefficient. .
  • Transverser The weighting coefficient is set so as to realize the partial response equalization function to be performed by the filter.
  • the digital recording data reproducing device is the digital recording data reproducing device according to claim 15, wherein the frequency error detector is the higher order A zero-cross length detector that detects an interval at which the output signal of the interpolation filter crosses a zero level; and a recording medium that detects whether or not this matches a predetermined synchronization pattern length based on a ratio of adjacent zero-cross lengths.
  • a synchronization pattern length detector that obtains first cycle information reflecting the playback speed of the synchronization pattern, and an interval until the synchronization pattern is detected, and a second synchronization information based on this and a predetermined period.
  • a synchronous pattern interval detector for detecting As a result, a stable phase-locked loop can be realized after shifting from the rough control to the phase-locked state, and a configuration for detecting a frequency error can be realized in a device that can prevent the control from falling into an uncontrollable state.
  • FIG. 1 is a block diagram showing a configuration of a digital recording data reproducing apparatus according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing a configuration of the offset correction means 4 according to the first embodiment.
  • FIG. 3 is an explanatory diagram showing a difference between a PR (3,4,4,3) equalization method realized by the transversal filter 6 in the first embodiment and a general binarization discrimination method. .
  • FIG. 4 is a diagram showing frequency characteristics of various partial response systems realized by the transversal filter 6 in the first embodiment.
  • FIG. 5 is an explanatory diagram of the Nyquist characteristic relating to the filter coefficient setting of the higher-order interpolation filter 7 according to the first embodiment.
  • FIG. 6 is a block diagram showing a configuration of the higher-order interpolation filter 7 according to the first embodiment.
  • FIG. 7 is a professional diagram showing the configuration of the tap weight coefficient control means 8 in the first embodiment.
  • FIG. 7 is a professional diagram showing the configuration of the tap weight coefficient control means 8 in the first embodiment.
  • FIG. 8 is an explanatory diagram of the principle of a Viterbi decoder which is one of the maximum likelihood decoders 12 in the first embodiment.
  • FIG. 9 is a block diagram showing a configuration of frequency error detector 13 in the first embodiment.
  • FIG. 10 is a block diagram showing a configuration of a digital recording data reproducing apparatus according to Embodiment 2 of the present invention.
  • FIG. 11 is a block diagram showing a configuration of a phase interpolation type tap weight coefficient control means 33 according to the second embodiment.
  • FIG. 12 is a flowchart illustrating a control method of frequency control, phase synchronization control, and LMS adaptation automatic equalization control according to the second embodiment.
  • FIG. 13 is a block diagram showing a configuration of a digital recording data reproducing apparatus according to Embodiment 3 of the present invention.
  • FIG. 14 is an explanatory diagram of the operation principle of the phase synchronization maintaining means 38 and the VCO control means 39 in the third embodiment.
  • FIG. 15 is a block diagram showing the configuration of the VCO control means 39 according to the third embodiment, and an explanatory diagram of the principle of operation.
  • FIG. 16 is a block diagram showing a configuration of the VCO control means 39 in the third embodiment, and an explanatory diagram of an operation principle for different reproduction speeds.
  • FIG. 17 is a block diagram showing a configuration of a digital recording data reproducing apparatus according to Embodiment 4 of the present invention.
  • FIG. 18 is a block diagram showing a configuration of the offset correction means 4 according to the fourth embodiment.
  • FIG. 19 is an explanatory diagram of the operation principle of the offset correction means 4 according to the fourth embodiment.
  • FIG. 20 is a block diagram showing a configuration of the offset correction means 4 according to the fourth embodiment.
  • FIG. 21 is a block diagram showing a configuration of the offset correction means 4 according to the fourth embodiment.
  • FIG. 22 is a block diagram showing a configuration of the offset correction means 4 according to the fourth embodiment.
  • FIG. 23 is a block diagram showing a configuration of a conventional optical disc reproducing apparatus.
  • FIG. 24 is a diagram showing recording data of a conventional optical disc reproducing apparatus and an output signal waveform in each function block.
  • a signal obtained by performing a partial response equalization by a transversal filter using a non-synchronous clock for sampling by an analog-to-digital converter and a signal at a normal sampling phase by a high-order interpolation filter is used. Is reproduced, a phase error is detected based on the output signal, and a digital phase locked loop for controlling the filter coefficient of the higher-order interpolation filter so as to reduce the phase error is configured.
  • Embodiment 1 corresponding to a playback apparatus will be described with reference to FIGS. 1 to 9.
  • FIG. 1 after the output amplitude of an optical disc reproduction signal obtained by a reproduction means (optical pickup or the like) not shown is emphasized by a preamplifier 1, correction is made by a waveform equalization means 2 to emphasize a high frequency band.
  • the waveform equalizing means 2 is composed of, for example, a filter such as a higher-order equiripple filter that can set the boost amount and the cutoff frequency arbitrarily.
  • the output signal of the waveform equalizing means 2 is sampled into a multi-bit digital signal by an analog-to-digital converter 3 as a means for converting an analog signal to a digital signal.
  • a clock that is generated by the oscillator 15 and that is asynchronous with the clock component of the reproduction signal is used.
  • the offset component contained in the reproduced digital signal is corrected by inputting the multi-bit digital signal sampled by the analog / digital converter 3 to the offset correcting means 4.
  • the offset correction means 4 may have a configuration as shown in FIG. 2, for example.
  • FIG. 2 shows an offset detecting means 16 for detecting an offset component of the reproduced digital signal, a smoothing means 17 for smoothing the offset signal detected thereby, and an output of the smoothing means 17. It comprises a subtraction means 18 for subtracting a signal from a reproduced digital signal.
  • the auto gain control 5 may be, for example, a type that detects an envelope of a signal waveform and controls the difference between an arbitrary set value and the envelope signal to be zero.
  • the output signal of the auto gain control 5 is input to the transversal filter 6 to perform partial response equalization.
  • the Persian noiseless equalization is performed, for example, in a DVD-ROM (Read Only Memory) capable of digitally recording 4.7 Gbytes on one side, as shown in Fig. 3 (c).
  • the PR (3, 4, 4, 3) method is used in which the waveform amplitude after equalization is divided into five values (0, 4 XA, 7 XA, — 4 XA, -7 XA).
  • digital data demodulation has been performed from a waveform equalized output signal as shown in FIG. 3 (a) by binarization discrimination using a slice level. Also, in the case of sampling, as shown in FIG. 3 (b), sampling was performed, and the multi-bit digital signal was subjected to binarization discrimination using slice levels.
  • the PR (3, 4, 4, 3) method is a feature (3 + 4 * D +) in which sampled data at four different times are added at a ratio of 3: 4: 4: 3. 4 * D 2 + 3 * D4), and adds the characteristics of a low-pass filter to the reproduced signal as shown in FIG.
  • the MTF indicates the optical reproduction characteristics of the DVD-ROM, and it can be said that the closer to this frequency characteristic, the more advantageous the partial response method is.
  • the method is not limited to the method, and there is no problem if another method is used as long as it can achieve the required performance.
  • the transversal filter 6 is a FIR (Finite Impulse response Filter) filter composed of finite taps, for example.
  • the equalization characteristic by the FIR filter is realized by changing the weight coefficient of the tap.
  • the transversal signal is converted into a signal at the normal sampling phase by the high-order interpolation filter 7 from the signal obtained from the transversal filter.
  • the high-order interpolation filter 7 may be based on, for example, Nyquist interpolation characteristics as shown in FIG.
  • each amplitude value is stored in a register, and the phase indicated by that is indicated according to the phase control information.
  • the phase interpolation is performed while switching the register to be set so as to set the coefficient.
  • the high-order interpolation filter 7 connects the delay elements 19a to 19f to the series, and taps extracted therefrom, that is, the input of the delay elements 19a to 19f and the delay element.
  • Multiplying elements 20 a to 20 f and 20 g that multiply the output of 19 f by tap coefficients S 1 to S 6 and S 7, and multiplying elements 20 a to 20 f or 20 f and 20 g An FIR filter composed of an adding means 21 for adding outputs may be used.
  • the filter coefficients held in the registers 22a to 22g as shown in FIG. 6 are obtained.
  • Selector S 1 while switching from 23 a to 23 g The tap coefficients from S to S7 are set.
  • the coefficients of the registers 22a to 22g are obtained by dividing the Nyquist characteristic value for each phase in FIG. 5 by N. For example, as shown in FIG. The area is divided and areas 1 to 7 are stored in advance so as to correspond to each tap of the FIR filter shown in FIG.
  • the filter coefficient at the phase of e is set as the tap coefficient of S1 to S7.
  • the output signal of the high-order interpolation filter 7 is input to tap weight coefficient control means 8, and adaptively controls the weight coefficient of the tap of the transversal filter 6 so as to minimize the equalization error.
  • the tap weight coefficient control means 8 may use, for example, a least mean square algorithm as shown in FIG. That is, the temporary decision circuit 24 detects an equalization target value corresponding to the partial response method from the output signal of the high-order interpolation filter 7, and subtracts the output signal of the high-order interpolation filter 7 from the equalization target value.
  • An equalization error detector 25 for detecting an equalization error, a correlator 26 for calculating a correlation between an output signal of the equalization error detector 25 and an output signal of the high-order interpolation filter 7, and a correlator 2 It is composed of a feedback gain adjuster 27 that adjusts the feedback gain by multiplying the output of 6 by the same number as the gain, and a tap coefficient updater 28 that adds the output to the weight coefficient of each tap and updates the tap coefficient. Is what is done.
  • phase comparator 9 for detecting a phase error from the output signal of the high-order interpolation filter 7, a loop filter 10 for smoothing a phase error signal output from the phase comparator 9, and an output
  • a digital phase locked loop 11 is formed by a feedback loop that controls a filter coefficient of the high-order intercept filter 7 using a signal as phase control information.
  • the maximum likelihood decoder 1 2 is, for example, a Viterbi decoder No. may be used.
  • the Viterbi decoder calculates the probability according to the law of correlation of the intentionally added code based on the type of the partial response, and reproduces a likely sequence. For example, when the applied partial response type is PR (3, 4, 4, 3), the state changes based on the state transition diagram as shown in Fig. 8 (a). This takes into account, in particular, the 8 -16 modulation code used in DVDs, and also relates to the fact that the run-length length is limited to 2, so that the reproduced sequence S 0 It can be expressed by six state transitions up to S5.
  • XZY indicates that X represents the transition of the recording code, and Y represents the signal amplitude at that time.
  • One state is represented by three different time codes. For example, in the state transition from S 4 “1 10” to S 3 “100”, the code “0” is added to “1 10”. Shifting to the left means that the leftmost "1" disappears and state S3 becomes "100".
  • the change over time is represented by a trellis diagram as shown in Fig. 8 (b). Therefore, the probabilistic length of each path 1 k ab (hereinafter referred to as the branch metric) is calculated, and when transitioning to each state, the branch metric is added.
  • k represents a temporal transition
  • a b represents a branch metric at the transition from the state Sa to S b.
  • the added value in each state of the branch metric is called a metric, and the path with the minimum metric is used as a surviving path and sequentially output to be demodulated into binary digital data. is there. That is, if demodulation is performed according to the recording code in FIG. 8 (b), the path indicated by the solid line is the surviving path.
  • the means for controlling the sampling clock of the analog / digital converter 3 detects the pattern length of the synchronization pattern or the interval at which the synchronization pattern occurs from the output signal of the high-order interpolation filter 7 and converts it into period information.
  • a frequency error detector 13 as a means for outputting a frequency error signal
  • a frequency control loop filter 14 as a means for smoothing the frequency error signal output from the frequency error detector 13, and an analog / digital converter. This is realized by a frequency control loop composed of an oscillator 15 which supplies the converter 3 with power.
  • the frequency error detector 13 may have, for example, a configuration as shown in FIG.
  • the zero-cross length detection means configured by means for holding in a register.
  • the ratio of adjacent zero-cross lengths in the period established by the frame counter 30 composed of means for counting a specific period of one frame or more using the output of the unit 29 is the ratio of the synchronous pattern, For example, in the DVD-ROM, only when 14: 4 is satisfied, the synchronous pattern length detector 31 composed of means for detecting the maximum value obtained by adding the count value and holding it in a register is used.
  • Period information 1 that is inversely proportional to the linear velocity period of the reproduced digital data is obtained.
  • the synchronization pattern length detector 31 detects the synchronization pattern in order to further approximate the frequency of the clock component of the recovered clock.
  • a pattern flag is output, and a period in which a synchronous pattern is generated is detected by a synchronous pattern interval detector 32 constituted by means for counting an interval until the next synchronous pattern flag is detected.
  • a difference from 1488 T (where T indicates one channel bit) is obtained as period information 2. With these period information 1 and period information 2, the oscillation clock of the oscillator 15 is controlled up to the frequency region where phase synchronization is possible.
  • a digitally recorded data reproducing apparatus characterized in that such asynchronously sampled signals are subjected to partial response equalization, phase synchronization is compensated by a phase complementary digital phase locked loop, and data demodulation is performed. Even under conditions where the characteristics of the reproduced signal are degraded due to tilt and analog equalization is insufficient, phase error information is detected after partial response equalization to reduce jitter in the phase locked loop and obtain an optimal partial response equalized signal. Because it can be reproduced, it not only leads to a lower error rate, but also has a high phase synchronization pull-in capability, enabling stable digital recorded data reproduction.
  • phase synchronization is compensated by a phase interpolation type digital phase locked loop, and data demodulation is performed.
  • phase error information is detected after partial response equalization, which reduces jitter in the phase locked loop and optimizes the partial response equalization signal. Therefore, it is possible to realize a digital recording data reproducing apparatus that not only leads to a reduction in error rate but also has a high phase synchronization pull-in capability and enables stable digital recording data reproduction.
  • FIG. 10 after an optical disc reproduction signal obtained by a reproduction means (optical pickup or the like) not shown is emphasized by a preamplifier 1, an output amplitude is enhanced, and a waveform equalization means 2 is corrected to emphasize a high band.
  • the waveform equalizing means 2 is composed of a filter, such as a high-order equiripple filter, which can arbitrarily set a boost amount and a cutoff frequency.
  • the output signal of the waveform equalizing means 2 is sampled into a multi-bit digital signal by an analog / digital converter 3 as means for converting an analog signal into a digital signal.
  • a clock generated by the oscillator 15 and asynchronous with the clock component of the reproduced signal is used.
  • the offset correction means 4 By inputting the multi-bit digital signal sampled by the analog / digital converter 3 to the offset correction means 4, the offset component contained in the reproduced digital signal is corrected.
  • the offset correction means 4 may have a configuration as shown in FIG. 2, for example. That is, an offset detecting means 16 for detecting an offset component of the reproduced digital signal, a smoothing means 17 for smoothing the offset signal detected thereby, and an output signal of the smoothing means 17 It comprises a subtraction means 18 for subtracting from a signal.
  • the output signal of the offset correction means 4 is input to the auto gain control 5, whereby the amplitude of the reproduced digital signal is adjusted to an arbitrary value.
  • Auto gain The control 5 may detect the envelope of the signal waveform, for example, and control the difference between an arbitrary set value and the envelope signal to be zero.
  • the output signal of the auto gain control 5 is input to the transversal filter 6, and phase interpolation and partial response equalization for achieving phase synchronization are performed.
  • the partial response equalization may use the PR (3, 4, 4, 3) method described in the first embodiment.
  • the transversal filter 6 is composed of finite taps.
  • the transversal filter 6 may be a FIR (Finite Impulse response Filter) filter as shown in FIG.
  • the equalization characteristic and the phase interpolation characteristic by the FIR filter are realized by changing the weight coefficient of the tap.
  • a phase interpolation type tap weight coefficient control means 33 is provided as a means for controlling the weight coefficient of the tap. That is, the transversal filter 6 includes a phase interpolation type tap weight coefficient control means 33 as means for controlling the weight coefficient of the tap based on the equalized output signal so as to minimize the partial response equalization error.
  • An adaptive control loop a phase comparator 9 for detecting a phase error of an output of the transversal filter 6, a loop filter 10 for smoothing a phase error signal output from the phase comparator 9, A phase interpolation type tap weight coefficient control means 33, and a digital phase as means for controlling a filter coefficient of the phase interpolation type tap weight coefficient control means 33, using an output signal of the loop filter 10 as phase control information. It is controlled by two types of control loops:
  • the maximum likelihood decoder 12 may be, for example, a Viterbi decoder.
  • the Viterbi decoder performs probability calculation according to the type of partial response and the law of correlation of intentionally added codes, and reproduces a likely sequence. For example, PR (3, 4) , 4, 3) ML method, that is, a PRML method in which the applied partial response is PR (3, 4, 4, 3).
  • the phase interpolation type tap weight coefficient control means 33 is, for example, as shown in FIG. It may have such a configuration. That is, when performing the phase interpolation control, based on the phase control information which is the output signal of the loop filter 10, the filter coefficients held in the registers 22a to 22g as shown in FIG. While switching by the selectors 23a to 23g, the tap coefficients of the IR filters 31 to 37 are set as shown in FIG.
  • the coefficients of the registers 22a to 22g are determined by both coefficient control by partial response adaptive automatic equalization and coefficient control by Nyquist phase interpolation control.
  • the coefficient control by the partial response adaptive automatic equalization may be, for example, a method using a least mean square algorithm as shown in FIG. That is, the provisional decision circuit 24 detects an equalization target value corresponding to the partial response method from the output signal of the transversal filter 6, and subtracts the equalization target value from the output signal of the transversal filter 6 for equalization.
  • An equalization error detector 25 for detecting an error
  • a correlator 26 for calculating a correlation between an output signal of the equalization error detector 25 and an output signal of the transversal filter 6, and an output of the correlator 26
  • a feedback gain adjuster 27 as a means for adjusting the feedback gain by multiplying the output gain by the same number as the gain
  • a tap coefficient updater 2 as a means for adding the output to the weight coefficient of each tap and updating the tap coefficient.
  • the Nyquist characteristic is divided into 8 from a to h, and areas 1 to 7 are further divided into taps of the FIR filter shown in FIG. And stored in register 35.
  • Nyquist interpolation coefficients E m to D m for each tap and each phase stored in register 35 in FIG. 11 (m is equivalent to tap number and area number), tap
  • the weight coefficient of the tap for partial response equalization which is the output signal of the coefficient update unit 28, is superimposed by the tap coefficient convolution means 34, and each of the registers 22a to 22g is registered by the register value update means 36.
  • the means for controlling the sampling clock of the analog-to-digital converter 3 is based on the output signal of the transversal filter 6 and the pattern length of the synchronization pattern.
  • a frequency error detector 13 as a means for detecting the interval at which the synchronization pattern occurs and converting it into period information to output a frequency error signal, and a frequency error output from the frequency error detector 13
  • a frequency control loop constituted by a frequency control loop filter 14 as a means for smoothing a signal and an oscillator 15 for supplying a power to the analog-digital converter 3.
  • the frequency error detector 13 may have, for example, a configuration as shown in FIG. That is, a zero-cross length detector constituted by means for continuously detecting the position where the signal crosses the zero level from the output signal of the transversal filter 6 and counting the number of samples between adjacent zero-crosses and holding it in a register. 29
  • the ratio of adjacent zero-cross lengths in the period established by the frame counter 30 composed of means for counting a specific period of one frame or more using the output of 9 is the ratio of the synchronization pattern, For example, in the DVD-ROM, only when the ratio of 14: 4 is satisfied, the synchronous pattern length detector 31 configured by detecting the maximum value obtained by adding the count value and holding it in a register is used.
  • Period information 1 that is inversely proportional to the linear velocity period of the reproduced digital data is obtained.
  • the synchronization pattern length detector 31 determines that the pattern is a synchronization pattern in order to further approach the frequency of the clock component of the reproduction clock.
  • a synchronization pattern flag is output at the position, and a synchronization pattern interval detector 32 constituted by means for counting an interval until the next synchronization pattern flag is detected detects a period in which a synchronization pattern is generated.
  • the difference from 148 T (where T indicates one channel bit) is obtained as period information 2.
  • the period information 1 and the period information 2 control the oscillation clock of the oscillator 15 to a frequency region in which phase synchronization is possible.
  • Digital recording characterized by realizing partial response equalization and phase interpolation type digital phase-locked loop of such asynchronously sampled signal by one system of transversal filter, and performing data demodulation.
  • the transversal filter and the high-order interpolation filter which account for a large proportion of the entire circuit scale, can be shared, so that the circuit scale can be reduced and power consumption can be reduced, especially during high-speed reproduction.
  • Buoy for phase control The means for setting the filter coefficient and the means for setting the weight coefficient of the tap for partial response equalization are operated independently, so that both partial response equalization and data reproduction interpolation at the normal sampling phase are performed. Accurate and efficient control is possible without impairing the characteristics.
  • the circuit scale can be reduced, and especially in high-speed playback. Power consumption in the system.
  • the control method of the frequency control, phase synchronization control, and partial response adaptive automatic control in the second embodiment may be, for example, as shown in the flowchart of FIG.
  • the control is started, as a first step, the frequency is pulled in by the frequency control loop (step 101). If the deviation between the frequency of the clock component of the resulting reproduced signal and the clock frequency generated from the oscillator 15 is within ⁇ A% (step 102), the phase synchronization pull-in control of the second stage is performed. (Step 103), and switches the loop gain in the frequency acquisition to the low gain mode. If the frequency deviation is not within ⁇ A%, continue the frequency pull-in control.
  • Step 104 the third-stage LMS algorithm PR adaptive automatic equalization control (Step 105), and switches the loop gain in the phase synchronization pull-in to the low gain mode. If the synchronization pattern cannot be confirmed for a certain number of consecutive times, the phase synchronization pull-in control is continued.
  • the fourth stage interval control PR The process shifts to the adaptive automatic equalization control, and if not within ⁇ B%, the LMS algorithm PR adaptive automatic equalization control is continuously performed in the low gain mode (step 107).
  • the interval control type PR adaptive automatic equalization control does not sequentially feed back the weight coefficient of the tap for partial response equalization, but has a correlation at each tap for a certain fixed period. Control that cumulatively adds the equalization error amount to the tap weighting coefficients discretely Is the way.
  • the loop gain of the LMS algorithm PR adaptive automatic equalization control and the loop gain of the inter-control type PR adaptive automatic equalization control must be sufficiently lower than the loop gain of the phase synchronization pull-in control. Does not occur, and stable control is possible.
  • the optical disc reproduction signal obtained by a reproducing means (optical pickup or the like) not shown is emphasized by a preamplifier 1 to enhance the output amplitude, and then corrected by a waveform equalizing means 2 to emphasize a high band.
  • the waveform equalizing means 2 is composed of a filter capable of arbitrarily setting a boost amount and a cutoff frequency. For example, higher-order ripple filters.
  • the output signal of the waveform equalizing means 2 is sampled into a multi-bit digital signal by an analog / digital converter 3 as means for converting an analog signal into a digital signal.
  • a clock generated by the VCO 40 and asynchronous with the clock component of the playback signal is used.
  • the offset correcting means 4 By inputting the sampled multi-bit digital signal to the offset correcting means 4, the offset component included in the reproduced digital signal is corrected.
  • the offset correction means 4 may have a configuration as shown in FIG. 2, for example. That is, an offset detecting means 16 for detecting an offset component of the reproduced digital signal, and a smoothing means for smoothing the offset signal detected thereby. It comprises a stage 17 and subtraction means 18 for subtracting the output signal of the smoothing means 17 from the reproduced digital signal.
  • the output signal of the offset correction means 4 is input to the auto gain control 5, whereby the amplitude of the reproduced digital signal is adjusted to an arbitrary value.
  • the auto gain control 5 may be one that detects the envelope of the signal waveform and controls the difference between an arbitrary set value and the envelope signal to be zero.
  • the output signal of the auto gain control 5 is input to the transversal filter 6 to perform partial response equalization.
  • the partial response equalization is performed, for example, in a DVD-ROM (Read Only Memory) capable of digital recording of 4.7 Gbytes in one layer on one side, as shown in FIG. 3 (c).
  • the PR (3,4,4,3) method is used so that the waveform amplitude after conversion is divided into five values (0, 4 XA, 7 XA, -4 XA, and 17 XA).
  • partial response types other than the PR (3, 4, 4, 3) method. However, if not only limited to a specific method but also a method that meets the performance, other partial response types can be used. There is no problem with using the method.
  • the likelihood is certain by using the correlation of the added data.
  • PRML signal processing which is advantageous for high-density reproduction in the linear recording direction, is realized.
  • the transversal filter 6 is a FIR (Finite Impulse response Filter) filter composed of finite taps, for example.
  • the equalization characteristic by the FIR filter is realized by changing the weight coefficient of the tap.
  • the signal subjected to the partial response equalization by the transversal filter 6 is converted by the high-order interpolation filter 7 into a signal having a regular sampling phase.
  • the high-order interpolation filter 7 may be based on, for example, Nyquist interpolation characteristics as shown in FIG. In the Nyquist characteristics shown in Fig. 5, When the amplitude (IT) is divided by N in the time direction, each amplitude value is stored in a register, and according to the phase control information, the register to be selected is switched so that the coefficient of the phase indicated by the phase control information is set. Perform phase interpolation. As a result, the reproduction signal sampled asynchronously is converted into a reproduction equalization signal equivalent to the normal sampling phase.
  • the high-order interpolation filter 7 is composed of a delay element 19a to a delay element 19f, a multiplication element 20a to 20g, and an FIR It may be.
  • the filter coefficients held in the registers 22a to 22g as shown in FIG. 6 are obtained.
  • the tap coefficients from S1 to S7 are set while switching with the selectors 23a to 23g.
  • the coefficients of the registers 22a to 22g are obtained by dividing the Nyquist characteristic value for each phase in FIG. 5 into N, for example, as shown in FIG.
  • Areas 7 to 7 are stored corresponding to each tap of the FIR filter shown in Fig. 6. For example, if the current phase control information obtained from the loop filter 10 is a sampling phase that differs by 180 ° from the normal phase, the “na” in areas 1 to 7 shown in FIG.
  • the filter coefficient at the phase of e is set as the tap coefficient of S1 to S7.
  • the output signal of the high-order interpolation filter 7 is input to tap weight coefficient control means 8 and adaptively controls the weight coefficient of the tap of the transversal filter 6 so as to minimize the equalization error.
  • the tap weight coefficient control means 8 may use, for example, a least mean square algorithm as shown in FIG. That is, the temporary decision circuit 24 detects an equalization target value corresponding to the partial response method from the output signal of the high-order interpolation filter 7, and subtracts the output signal of the high-order interpolation filter 7 from the equalization target value.
  • An equalization error detector 25 for detecting an equalization error
  • a correlator 26 for calculating a correlation between an output signal of the equalization error detector 25 and an output signal of the high-order interpolation filter 7, and a correlator.
  • a feedback gain adjuster 27 as a means for adjusting the feedback gain by multiplying by the same number as the above, and a tap coefficient updating unit 2 8 as a means for adding the output to the weight coefficient of each tap and updating the tap coefficient It is composed of
  • phase comparator 9 for detecting a phase error from the output signal of the high-order interpolation filter 7, a loop filter 10 for smoothing a phase error signal output from the phase comparator 9, and an output
  • a digital phase locked loop 11 is formed by a feedback loop that controls the filter coefficient of the higher-order interpolation filter 7 using the signal as phase control information.
  • the maximum likelihood decoder 12 performs decoding in accordance with the type of the partial response, using the partial response equalized waveform at the normal phase output by a series of operations.
  • the maximum likelihood decoder 12 may be, for example, a Viterbi decoder.
  • the Viterbi decoder performs probability calculation according to the type of partial response and the law of correlation of intentionally added codes, and reproduces a likely sequence.
  • the means for controlling the sampling clock of the analog-to-digital converter 3 detects the pattern length of the synchronization pattern or the interval at which the synchronization pattern occurs from the output signal of the high-order interpolation filter 7 and converts it into period information.
  • Frequency error signal 13 as a means for outputting a frequency error signal
  • a frequency control loop filter 14 as a means for smoothing the frequency error signal output from the frequency error detector 13.
  • the frequency control means 37 which controls the rough frequency control, and monitors the phase control information output from the loop filter 10 after the frequency and the frequency of the clock component included in the reproduced signal are pulled in close to each other. Before the phase control signal reaches the phase synchronization uncontrollable region, the clock frequency is increased or decreased so as to return to the normal operation range.
  • phase synchronization maintaining means 38 for controlling and the rough control signal of frequency and the up / down control signal, it controls the oscillation frequency of VCO 40 that supplies the analog to digital converter 3 This is realized by a frequency control loop constituted by the VCO control means 39.
  • the frequency control means 37 may be, for example, one obtained by connecting a frequency control loop filter 14 to the configuration shown in FIG. That is, higher-order interpolation
  • the output of the zero cross length detector 29 composed of means for continuously detecting the position where the signal crosses the zero level from the output signal of the buinoleta 7, counting the number of samples between adjacent zero crosses, and holding in a register ,
  • the ratio of adjacent zero-cross lengths in the period established by the frame counter 30 composed of means for counting a specific period of one or more frames is the ratio of the synchronization pattern, for example, DVD-ROM.
  • the synchronous pattern length detector 31 composed of means for detecting the maximum value obtained by adding the count value and holding it in the register is used to reproduce the digital data line Obtain period information 1 that is inversely proportional to the speed period.
  • the synchronization pattern length detector 31 detects the synchronization pattern flag at the position determined to be a synchronization pattern. Then, the synchronization pattern interval detector 32 constituted by means for counting the interval until the next synchronization pattern flag is detected detects the period in which the synchronization pattern is generated.
  • the phase synchronization maintaining means 38 may be based on, for example, a control method as shown in FIG.
  • a control method as shown in FIG.
  • the frequency of the oscillation clock of the VCO is pulled down to the frequency region where the phase can be synchronized by the frequency control means 37
  • the phase which is the output signal of the loop filter 10 as shown in FIG. 14 (a) is obtained.
  • an arbitrary phase maintenance level is set in both the leading direction and the lagging direction of the phase, and if the phase control signal exceeds the phase maintaining level in the leading direction, it is increased.
  • a down control signal is supplied to the VCO control means 39.
  • the frequency of the oscillation clock of the VCO 40 is controlled so that it stays within the phase-synchronizable region, enabling smooth phase-synchronization control without phase discontinuities.
  • the control of the oscillation frequency of VC ⁇ 40 draws a frequency curve as shown in FIG. 14 (b).
  • the frequency of the asynchronous clock when sampling the reproduced signal can always be maintained within the controllable range of the digital phase locked loop. Therefore, there is no discontinuity during phase synchronization control, and not only stable digital recording data reproduction is possible, but also frequency control and phase control can be considered separately.
  • the means can also be realized with a simple configuration. In particular, analog circuits such as VCOs are subject to aging and performance variations, so a compensation circuit is required.However, using the control method of the present invention simplifies the circuit configuration. This is effective for cost reduction and low power consumption.
  • the transversal filter 6 the high-order interpolation filter 7, the tap weighting factor control means 8, the phase comparator 9, and the loop filter 10
  • the transversal filter 6, the phase comparator 9 The loop filter 10 and the phase interpolation type tap weight coefficient control means 33 may be used.
  • the VCO control means 39 may be, for example, as shown in FIG. 15 (a). That is, the frequency rough control signal output from the frequency control means 37 and the frequency up / down control signal output from the phase synchronization maintaining means 38 are input to the delta-sigma modulator 41, respectively. After modulating in the time direction using sampling, the output is input to a digital-to-analog converter 42 to convert the digital control signal into a voltage value. The converted voltage value is input to a low-pass filter 43 as a means for smoothing, and is re-shaped to a smooth VC ⁇ control voltage, whereby the oscillation frequency originally possessed by the VCO 40 is obtained. This enables finer control than the minimum control amount. At this time, the relationship between the V CO control voltage and the output of the delta-sigma modulator 41 is as shown in FIG. 15 (b).
  • the 0 control means 39 may be, for example, as shown in FIG. 16 (a).
  • the frequency rough control signal output from the frequency control means 37 and the frequency up / down control signal output from the phase synchronization maintaining means 38 are input to the delta-sigma modulator 41, respectively.
  • the output is input to a digital-to-analog converter 42 to convert the digital control signal into a voltage value.
  • the converted voltage value is input to a low-pass filter 43 as a means for smoothing, and is re-shaped to a smooth VCO control voltage. Finer control than the minimum control amount is possible.
  • the cut-off frequency setting means as means for switching the cut-off frequency of the low-pass filter 43 in accordance with the amount of change in the reproduction speed, such as the double speed mode for reproduction or the difference between the inner and outer circumferences during disc reproduction. It has.
  • the cutoff frequency can be changed in conjunction with the frequency of the reproduction clock, the performance will be further improved.
  • the relationship between the VCO control voltage and the output of the delta-sigma modulator 41 is as shown in FIG. 16 (b).
  • the cutoff frequency of the low-pass filter is fixed, normal reproduction can be performed at 2x speed, but if the reproduction channel rate becomes 1x speed, that is, the reproduction channel rate becomes twice as long, the VCO control voltage will be disturbed .
  • smooth control can be maintained as shown in FIG. 16 (b). The same effect can be obtained for the difference between the inner and outer circumferences of the playback speed, which exists in the CAV playback system, which is a system for keeping the spindle motor rotation speed constant during disk playback.
  • the waveform equalizing means 2 is composed of, for example, a filter such as a high-order equiripple filter, which can arbitrarily set a boost amount and a cutoff frequency.
  • the output signal of the waveform equalizing means 2 is sampled into a multi-bit digital signal by an analog / digital converter 3 as means for converting an analog signal into a digital signal.
  • a clock generated by the oscillator 15 and asynchronous with the clock component of the reproduced signal is used.
  • the offset correcting means 4 By inputting the sampled multi-bit digital signal and the output signal of the high-order interpolation filter 7 to the offset correcting means 4, the offset component contained in the reproduced digital signal is corrected.
  • the offset correction means 4 may have, for example, a configuration as shown in FIG. That is, from the output signal of the high-order interpolation filter 7, a position where the signal crosses zero level is detected, and a zero-cross position detecting means 45 having a function of outputting a zero-cross flag is provided.
  • the zero-cross function configured to output the amplitude difference (E in the figure) between the true DC level and the false DC level shown in Fig.
  • Amplitude output means 46 and, for a sampled signal not at the zero cross position, a polarity value output means 4 7 having a function of outputting a certain value X or one X according to the polarity of the signal
  • the selector 48 which is a means for switching and outputting by the zero-cross flag
  • the offset correction loop filter 4 9 is input to the offset correction loop filter 4 9 for smoothing.
  • the output signal of the offset correction loop filter 49 is directly subtracted from the output signal of the analog / digital converter 3 by the subtraction means 18, The offset correction is performed.
  • the offset correction means 4 as shown in FIG. 18 the offset error amount can be developed in the time direction by appropriately selecting the value of X shown in FIG. This makes it possible to detect a more accurate offset error signal, which cannot be obtained only by the polarity of the signal.
  • the output signal of the offset correction means 4 is input to the auto gain control 5 so that the amplitude of the reproduced digital signal is adjusted to an arbitrary value.
  • the auto gain control 5 may be, for example, a type that detects the envelope of a signal waveform and controls the difference between an arbitrary set value and the envelope signal to be zero.
  • the output signal of the auto gain control 5 is input to the transversal filter 6 to perform partial response equalization.
  • the partial response equalization is performed, for example, in a DVD-ROM (Read Only Memory) capable of digital recording of 4.7 Gbytes in one layer on one side, as shown in FIG. 3 (c).
  • the PR (3,4,4,3) method shall be used so that the waveform amplitude after conversion is divided into five values (0, 4XA, 7XA, -4XA, -7XA).
  • partial response types other than the PR (3, 4, 4, 3) method. However, if not only a specific method but also a method that meets the performance can be realized, other methods will be used. There is no problem using the above method.
  • the transversal filter 6 is composed of a finite tap, for example, a FIR (Finite Impulse response Filter) filter. The equalization characteristics of this FIR filter are realized by varying the tap weighting coefficients.
  • FIR Finite Impulse response Filter
  • the signal that has been subjected to partial response equalization by the transversal filter 6 is converted by the high-order interpolation filter 7 into a signal at a regular sampling phase.
  • the higher-order interpolation filter 7 may be based on Nyquist interpolation characteristics as shown in FIG. 5, for example.
  • Nyquist characteristic as shown in Fig. 5 when the channel rate (1T) is divided into N in the time direction, each amplitude value is stored in a register, and the phase indicated by that is indicated according to the phase control information.
  • the phase interpolation is performed while switching the register to be selected so as to set the coefficient.
  • the reproduced signal sampled asynchronously is converted into a reproduced equalized signal equivalent to the normal sampling phase.
  • the high-order interpolation filter 7 is composed of a delay element 19a to a delay element 19f, a multiplication element 20a to 20g, and an FIR It may be.
  • the filter coefficients held in the registers 22a to 22g as shown in FIG. 6 are obtained.
  • the tap coefficients from S1 to S7 are set while switching with the selectors 23a to 23g.
  • the coefficients of the registers 22 a to 22 g are obtained by dividing the Nyquist characteristic value for each phase in FIG. 5 into N, for example, as shown in FIG. Area 7 is stored corresponding to each tap of the FIR filter shown in Fig. 6. For example, if the current phase control information obtained from the loop filter 10 is a sampling phase that differs by 180 ° from the normal phase, the “reference” from areas 1 to 7 shown in FIG.
  • the filter coefficient at the phase of e is set as the tap coefficient of S1 to S7.
  • the output signal of the high-order interpolation filter 7 is input to the tap weight coefficient control means 8.
  • the weight coefficient of the tap of the transversal filter 6 is adaptively controlled so as to minimize the equalization error.
  • the tap weight coefficient control means 8 may use, for example, a least mean square algorithm as shown in FIG. That is, the temporary decision circuit 24 detects an equalization target value corresponding to the partial response method from the output signal of the high-order interpolation filter 7, and subtracts the output signal of the high-order interpolation filter 7 from the equalization target value.
  • An equalization error detector 25 for detecting an equalization error
  • a correlator 26 for calculating a correlation between an output signal of the equalization error detector 25 and an output signal of the high-order interpolation filter 7, and a correlator.
  • a feedback gain adjuster 27 as a means for adjusting the feedback gain by multiplying the output of 26 by the same number as the gain, and a means for updating the tap coefficient by adding the output to the weight coefficient of each tap.
  • a tap coefficient updating unit 28 for example, a least mean square algorithm as shown in FIG. That is, the temporary decision circuit 24 detects an equalization target value corresponding to the partial response method from the output signal of the high-order
  • phase comparator 9 for detecting a phase error from the output signal of the high-order interpolation filter 7, a loop filter 10 for smoothing a phase error signal output from the phase comparator 9, and an output
  • a digital phase locked loop 11 is formed by a feedback loop that controls the filter coefficient of the higher-order interpolation filter 7 using the signal as phase control information.
  • the maximum likelihood decoder 12 performs decoding in accordance with the type of the partial response, using the partial response equalized waveform at the normal phase output by a series of operations.
  • the maximum likelihood decoder 12 may be, for example, a Viterbi decoder.
  • the Viterbi decoder performs probability calculation according to the type of partial response and the law of correlation of intentionally added codes, and reproduces a likely sequence.
  • the means for controlling the sampling rate of the analog-to-digital converter 3 detects the pattern length of the synchronization pattern or the interval at which the synchronization pattern occurs from the output signal of the high-order interpolation filter 7, and A frequency error detector 13 as a means for outputting a frequency error signal by converting the information into information, and a frequency control loop filter 1 as a means for smoothing the frequency error signal output from the frequency error detector 13 4 and an oscillator 15 that supplies the analog-to-digital converter 3 with a clock.
  • the frequency error detector 13 may have, for example, a configuration as shown in FIG.
  • the zero-cross length detection means configured by means for holding in a register.
  • the ratio of adjacent zero-cross lengths in the period established by the frame counter 30 composed of means for counting a specific period of one frame or more using the output of the unit 29 is the ratio of the synchronous pattern, For example, in the DVD-ROM, only when 14: 4 is satisfied, the synchronous pattern length detector 31 composed of means for detecting the maximum value obtained by adding the count value and holding it in a register is used.
  • Period information 1 that is inversely proportional to the linear velocity period of the reproduced digital data is obtained.
  • the synchronization pattern length detector 31 determines that it is a synchronization pattern in order to further approach the frequency of the clock component of the playback clock.
  • a synchronization pattern flag is output by the device, and a synchronization pattern interval detector 32 constituted by means for counting an interval until the next synchronization pattern flag is detected detects a period in which a synchronization pattern is generated.
  • the difference from 1488 T (where T indicates one channel bit) is obtained as period information 2. With these period information 1 and period information 2, the oscillation clock of the oscillator 15 is controlled up to the frequency region where phase synchronization is possible.
  • control noise does not increase even if the loop gain is increased, which not only reduces the degradation of the reproduction signal quality due to offset correction, but also increases the DC frequency with higher frequency components.
  • High tracking performance and stable operation are guaranteed for abnormal signals generated by level fluctuations, amplitude modulation, and scratches. This makes it possible to improve playability even during playback under abnormal conditions.
  • the transversal filter 6 the high-order interpolation filter 7, the tap weighting factor control means 8, the phase comparator 9, and the loop filter 10
  • the transversal filter 6, the phase comparator 9 The loop filter 10 and the phase interpolation type tap weight coefficient control means 33 may be used.
  • the offset correction means 4 may have a configuration as shown in FIG. That is, from the output signal of the high-order interpolation filter 7, a zero-cross position detecting means 45 having a function of detecting a position where the signal crosses a zero level and outputting a zero-cross flag is referred to in FIG.
  • the zero-cross function configured to output the amplitude difference (E in the figure) between the true DC level and the false DC level shown in Fig. 19 It has an amplitude output means 46 and a polarity value output means 47 having a function of outputting a given value X or one X according to the polarity of the sampled signal which is not a zero cross position.
  • An arbitrary gain can be set for the output signal of the polarity value output means 47 by the gain adjustment means 50.
  • the offset correction control can be performed by changing the ratio with the amplitude error amount at the zero-cross position to the zero cross amplitude output means 46. It is possible to adjust which of the output signals of the polarity value output means 47 is mainly controlled. When the output signal of the zero-cross amplitude output means 46 is mainly used, it is possible to perform advantageous control for DC level fluctuations after phase lock-in, but if phase lock-in is broken, offset correction control is also performed at the same time. Crumble. Conversely, when the output signal of the polarity value output means 47 is mainly used, the control noise increases, but the offset correction can be performed quickly and reliably.
  • the output signals of the zero-cross amplitude output means 46 and the gain adjustment means 50 obtained as described above are integrated as an offset error signal by the selector 48, which is a means for switching and outputting the output signals with the zero-cross flag, and then smoothing. Is input to the offset correction loop filter 49 for conversion. Finally, the subtractor 18 directly subtracts the output signal of the offset correction loop filter 49 from the output signal of the analog-to-digital converter 3 to perform offset correction.
  • the offset correction means 4 may have a configuration as shown in FIG.
  • a zero-cross position detecting means 45 constituted by a function of detecting a position where the signal crosses a zero level and outputting a zero-cross flag is indicated by " ⁇ " in FIG.
  • the zero-cross amplitude output consisting of the function to output the amplitude difference (E in the figure) between the true DC level and the false DC level shown in Fig.
  • Any gain can be set to the output signal of the polarity value output means 47 by the gain adjustment means 50.
  • a mode control means 51 is provided as a means for controlling the gain adjusting means 50.
  • the mode control means 51 for example, at the time of seeking, in order to improve the response performance, the mode is set to a mode mainly controlling the output signal of the polarity value output means 47, and when the phase synchronization is pulled in, the zero cross amplitude output means is set.
  • the output signals of the zero-crossing amplitude output means 46 and the gain adjustment means 50 obtained as described above are integrated as an offset error signal by the selector 48, which is a means for switching and outputting the output signals using the zero-cross flag. Is input to the offset correction loop filter 49 for conversion. Finally, the offset correction loop signal is obtained from the output signal of the analog / digital converter 3 by the subtraction means 18. The output signal of the filter 49 is directly subtracted to perform offset correction.
  • the offset correction means 4 may have a configuration as shown in FIG.
  • a zero-cross position detection means 45 composed of a function of detecting a position where the signal crosses a zero level and outputting a zero-cross flag, and “ ⁇ ” in FIG.
  • the zero-cross amplitude output consisting of the function to output the amplitude difference (E in the figure) between the true DC level and the false DC level shown in Fig. 19
  • Means 46 and polarity value output means 47 configured to output an arbitrary value X or one X according to the polarity of the signal for the sampled signal not at the cross position.
  • the gain adjusting means 50 can set an arbitrary gain to the output signal of the polarity value output means 47.
  • the output signal of the polarity value output means 47 is accumulated for an arbitrary constant time set by the counter 52 as a means to restore the normal phase synchronization state.
  • the addition is performed by the addition means 53, and the output signal level is monitored by the quasi-phase synchronization determination means 54 to determine whether or not the quasi-phase synchronization state is established.
  • the normal phase synchronization state is restored by using the gain adjustment means 50 to enhance the offset correction by the polarity component of the code.
  • the output signals of the zero-cross amplitude output means 46 and the gain adjustment means 50 obtained as described above are integrated as an offset error signal by the selector 48, which is a means for switching and outputting with the zero-cross flag, and then smoothing. Input to the offset correction loop filter 49 for conversion. Finally, the output signal of the analog-to-digital converter 3 is output from the offset correction loop filter 49 by the subtraction means 18. The offset correction is performed by directly subtracting the force signal.
  • the digital recording data reproducing apparatus is a digital recording data reproducing apparatus that reproduces digital recording data recorded on an optical disc, a part for performing phase equalization of reproduced digital recording data. Suitable for use in

Description

明 細 書 デジタル記録データ再生装置 技術分野
本発明は、 記録媒体に記録されたデジタルデータを再生するデジタル記録デ一 タ再生装置に関するものであり、 特に、 そのフェーズロックドループ及ぴオフセ ット補正の改良を図ったものに関し、 チルトによる再生波形の品質劣化、 信号雑 音比が悪い条件での再生、 及びディフエク ト等が頻繁に発生する等の悪条件下に おいて、 再生デジタルデータ品質が改善されるだけでなく、 プレイアビリティ、 即ち再生可能性が向上する等の特徴を有するものに関する。
なお、 チルトは周知のごとく、 光ディスクの信号面に立てた垂線とレーザ光線 の光軸とのなす角度のずれのことであり、 ディフエク トは光ディスクの信号面の ひっかき傷や指紋の付着等の再生波形の擾乱要因のことである。 背景技術
光ディスク媒体にデジタルデータを記録する方式として、 コンパクトディスク ( C o m p a c t D i s k ) や D V Dに見られるように線速度を一定にして記 録媒体上の記録密度を一様にする方式が多く用いられている。
線記録密度が一定となるようにマーク幅変調してデジタル変調記録された光デ イスクの再生信号に基づいて、 これよりデジタルデータを再生する場合、 従来、 再生信号が有するク口ック成分の位相を検出し、 位相同期ループを構成すること により、 位相同期引き込みを行なっていた。
その際、 再生信号が有するクロック成分の周波数と、 位相同期ループにより生 成されるクロックの周波数が大きく異なっている場合は、 位相同期引き込みが完 了しなくなる可能性や、 異なった周波数に疑似引き込みする可能性が大きい。 そこで、 このような不具合を回避する手段として、 従来より、 再生線速度周期 を再生信号に含まれる特定のパルス長やパルス間隔により検出し、 ディスクの回 転速度の制御や位相同期ループの自走周波数の制御を行うことにより、 正常な位 相同期引き込みを可能とすることが行われている。
例えば、第 23図に示すような、ディスク再生系がある。光ディスク 55には、 第 24 (a) 図に示すようなデジタル記録符号が、 線記録密度一定となるように 記録されている。 記録されたデータは、 例えば、 8— 1 6変調方式のように、 連 続する "0" あるいは "1" が 3個以上かつ 14個以下となるように規制された データであるとする。 光ピックアップ等の再生手段 56で再生して得られた信号 は、 第 24 (a) 図に示すように、 記録データの線方向の記録密度が高密度化す るにしたがって、 高域の周波数成分になるほど振幅が減衰する。 これは記録密度 が高密度化するに従って、 干渉の影響が顕著に現われるためであり、 再生して得 られた信号を図示しないプリアンプにより増幅した後、 波形等化手段 2により、 高域の周波数成分を強調するような補正を施す。
第 24 (b) 図に示すように高域強調がなされた再生信号は、 アナログ信号を デジタル信号に変換する手段としてのアナログ ·デジタルコンバータ 3により多 ビットのデジタル信号に標本化される。 この時、 VCO (電圧制御型オシレータ） 40により生成される再生クロックを標本化クロックとして用いるが、 VC04 0による再生ク口ックの位相と再生手段 56による再生信号が有するクロック成 分の位相とが同期していれば、 第 24 (c) 図に示すような標本化データが得ら れる。
第 24 (c) 図は、 特に、 パーシャルレスポンス 'マキシマムライクリフッ ド (Partial Response Maximum Likelihood;以下、 PRMLと略する） 信号処理方 式に適した標本化データである。 PRML信号処理方式とは、 線記録方向の記録 密度の増大に伴い、 信号の高域成分の振幅が劣化し、 信号雑音比が増大する再生 系において、 意図的に波形干渉を付加することにより、 再生信号に高域成分を必 要とせず、 力、つ前記波形干渉を考慮した確率計算により尤も確からしい系列を復 調する最尤復号法を併用することにより、 再生データのエラーレートを向上させ る方式である。
この標本化された多ビットのデジタル信号をオフセット補正手段 4に入力する ことにより、 再生デジタル信号に含まれるオフセット成分を補正する。 そしてこ のオフセット補正を施された再生デジタル信号をトランスバーサルフィルタ 6に 入力し、 パーシャルレスポンス等化を行う。
この時、 パーシャルレスポンス等化を適用したことにより、 第 2 4 ( d ) 図に 示すように、 等化出力信号が多値化するという特徴を有する。 そのトランスバー サルフィルタ 6のタップの重み係数は、 等化誤差の二乗平均値を最小にする最小 二乗平均 （Least Mean Square；以下、 L M Sと称す)アルゴリズムを用いて、 こ れらを設定するタツプ重み係数設定手段 5 7により供給される。 この多値化した トランスバーサルフィルタ 6の出力信号を、 最尤復号器の一種であるビタビ復号 器 5 8により復調し、 2値化デジタルデータを得る。
また、 アナログ ·デジタルコンバータ 3により標本化を行なう際に使用する， 位相同期再生クロックは、 以下のようにして制御される。 即ち、 オフセット補正 手段 4の出力信号から、 この出力信号がゼロレベルをクロスする位置を連続して 検出し、 隣接するゼロクロス間の標本数をカウントするゼロクロス長検出器 5 9 の出力を用いて、 1フレーム以上の特定の期間における同期パターン長を検出し、 さらに、 周波数誤差検出器 1 3により同期パターンの検出周期を検出することに より、再生ク口ックの周波数制御を行うための周波数誤差量が決定される。 また、 再生デジタルデータの位相情報は、 オフセット補正手段 4の出力信号を用いて位 相比較器 9により検出され、 再生クロックと再生デジタルデータの位相同期制御 を行うための位相誤差量が決定される。
そして、 前記周波数誤差検出器 1 3から出力された周波数誤差量を用いて、 再 生クロックが再生デジタル信号と同期可能となる領域まで周波数の制御を行うよ うに、 周波数制御用ループフィルタ 1 4とデジタル ·アナログコンバータ 4 2 b により V C O 4 0を制御する。 一方、 位相比較器 9から出力された位相誤差量を 用いて、 再生クロックが再生デジタル信号に同期するように、 位相制御用ループ フィルタ 6 0とデジタル ·アナログコンバータ 4 2 aにより V C 0 4 0を制御す る。即ち、 V C 0 4 0はこれらデジタル 'アナログコンバータ 4 2 aとデジタル · アナログコンバータ 4 2 bの出力を加算器 6 1で加算したものがその制御入力と して入力される。
このような一連の動作により、 再生クロックの位相と再生デジタルデータの有 するクロック成分の位相を同期させることが可能となり、 光ディスク媒体に記録 されたデジタルデータを安定かつ精度良く再生することが可能となる。
しかしながら、 上述したように、 位相同期ループの一端である位相誤差検出を パーシャルレスポンス等化処理前の信号に基づいて行なう場合、 チルトによる再 生信号の劣化や、 前記波形等化手段の等化特性が不十分である等の条件下では、 位相誤差情報が不正確となるため、 位相同期ループのジッタが増大する。 それに より、 前記アナログ ·デジタルコンバータにより標本化される信号が正規の位相 状態ではなくなるため、 前記トランスバーサルフィルタによるパーシャルレスポ ンス等化において、 その性能を十分に発揮できないことになる。 そのため、 再生 信号の信号品質が劣化し、 エラーレートの悪化を引き起こす可能性がある。 また、 こうした状態を回避する手段として、 前記トランスバーサルフィルタの 出力信号に基づいて位相誤差検出を行なうことが既に提案されているが、 この方 法によれば、 位相同期ループにおけるループ遅延が大きくなり、 位相同期引き込 み範囲が低減したり、 位相同期の安定性が損なわれたりするため、 有効な回避手 段にはなり得ない。
本発明は、 このような事情に鑑みてなされたもので、 チルトによる特性劣化や アナログ等化が不十分な条件においても、 パーシャルレスポンス等化に最適で、 かつ位相同期引き込み能力も高く、 エラーレートの低下が可能な、 デジタル記録 データ再生装置を提供することを目的とする。 発明の開示
本願の請求の範囲第 1項に記載の発明に係るデジタル記録データ再生装置は、 記録媒体の再生信号を、 該信号に含まれるク口ック成分の位相とは非同期にデジ タルデータに標本化するアナログ ·デジタル変換手段と、 該標本化された信号か らオフセット成分および振幅を補正するデジタルデータ補正手段と、 該補正がな された信号にパーシャルレスポンス等化を行なう等化フィルタと、 該パーシャル レスポンス等化された信号から正規の標本化位相における信号を補間により再生 する補間フィルタと、 該補間フィルタの出力信号に基づき前記等化フィルタのフ ィルタ係数を等化誤差が最小になるように適応的に制御するフィルタ係数制御手 段と、 前記補間フィルタの出力信号に基づき位相誤差を検出し前記補間フィルタ のフィルタ係数を更新する位相同期ループと、 前記補間フィルタの出力信号を前 記等化フィルタで等化したパーシャルレスポンスの型に応じて最尤復号を行なう ことによりデータ復調を行なう最尤復号器とを備えるようにしたものである。 これにより、 正規のサンプリング位相での補間データに基づいて最尤復号を行 うことが可能となり、 再生信号のチルトによる波形劣化等に影響されない、 パー シャルレスポンス最尤復号に適したデジタルデータ復調が可能となる、 とレヽぅ作 用を有する。
また、 本願の請求の範囲第 2項に記載の発明に係るデジタル記録データ再生装 置は、 記録媒体の再生信号を、 該信号に含まれるクロック成分の位相とは非同期 にデジタルデータに標本化するアナログ ·デジタル変換手段と、 該標本化された 信号からオフセット成分および振幅を補正するデジタルデータ補正手段と、 該補 正がなされた信号にパーシャルレスポンス等化を行なう等化フィルタと、 前記等 化フィルタの出力信号に基づき位相誤差を検出する位相同期ループと、 該等化フ ィルタの出力信号に基づき前記等化フィルタのブイルタ係数を等化誤差が最小に なるように適応的に制御するとともに前記位相同期ループの出力に基づき位相誤 差をなくするようにフィルタ係数を制御するブイルタ係数制御手段と、 前記等化 フィルタで等化したパーシャルレスポンスの型に応じて最尤復号を行なうことに よりデータ復調を行なう最尤復号器とを備えるようにしたものである。
これにより、 正規のサンプリング位相での補間データに基づいて最尤復号を行 うことが可能となり、 再生信号のチルトによる波形劣化等に影響されない、 パー シャルレスポンス最尤復号に適したデジタルデータ復調が可能になる。 また、 回 路規模やコス トの削減、 低消費電力化や再生データのエラーレートの低下にも有 効である、 という作用を有する。
また、 本願の請求の範囲第 3項に記載の発明に係るデジタル記録データ再生装 置は、 請求の範囲第 1項または第 2項記載のデジタル記録データ再生装置におい て、 前記記録媒体の再生信号に含まれるクロック信号とは位相が非同期のク口ッ クを発生するク口ック発生手段と、 前記位相同期ループの出力に基づいて前記ク 口ック発生手段が発生するクロックの周波数を制御する周波数制御手段と、 前記 位相同期ループの出力に基づいて前記ク口ック発生手段が発生するクロックの位 相が同期状態を維持するように制御を行う位相同期維持手段とを備えるようにし たものである。
これにより、 クロック発生手段の発振制御が、 ラフな周波数制御と同期周波数 近傍のァップダウン制御のみで済ませることができ、 精度のょレ、位相同期ループ を実現できるとともに、 アナログ素子の大幅な削減が可能となる。 また、 高周波 動作もしなくてよいため、 ノイズの発生対策が不要となる、 作用を有する。 また、 本願の請求の範囲第 4項に記載の発明に係るデジタル記録データ再生装 置は、 請求の範囲第 3項記載のデジタル記録データ再生装置において、 前記周波 数制御手段および前記位相同期維持手段からの制御信号に対しデルタ · シグマ変 調を行うデルタ ·シグマ変調手段と、 該デルタ ·シグマ変調手段の出力信号の高 域成分を除去する低域通過型フィルタとを備えるようにしたものである。
これにより、 ラフ制御からアップダウン制御に切り替わる際の位相同期ループ の乱れを抑制でき、 滑らかな周波数追従を行うことが可能となり、 より安定した 位相同期引き込みを実現でき、 再生データのエラーレートを向上できる。 また、 クロック発生手段の制御も主にラフ制御の制御性能の向上を考えて設計すればよ いため、 アナログ回路の簡略化が可能となる、 作用を有する。
また、 本願の請求の範囲第 5項に記載の発明に係るデジタル記録データ再生装 置は、 請求の範囲第 4項記載のデジタル記録データ再生装置において、 前記低域 通過型フィルタの時定数を変化させる時定数可変手段を備えるようにしたもので ある。
これにより、 記録媒体の再生速度が変化した場合にその速度に応じて時定数を 可変させることができ、 記録媒体の倍速での再生モードを有するデータ再生系に おいて、 再生速度に依存せずに滑らかな周波数追従を行うことが可能となる、 作 用を有する。
また、 本願の請求の範囲第 6項に記載の発明に係るデジタル記録データ再生装 置は、 請求の範囲第 1項または第 2項記載のデジタル記録データ再生装置におい て、 前記デジタルデータ補正手段は、 オフセット調整を行う際に、 標本化された 波形のセンターラインがゼロレベルとクロスするポイントに関してはそのポイン トの振幅成分を加算し、 それ以外の符号が確定しているポイントに関しては、 再 生符号に従ってその極性に応じた所定値を加算するようにしたものである。 これにより、 オフセット誤差情報の確度が高まり、 高周波成分を含んだ直流変 動に対してオフセット調整を応答させる場合にも、 動作の安定化と調整後のノィ ズの低減が可能となり、 直流変動に対して有効なデータ再生手段を実現できる、 作用を有する。
また、 本願の請求の範囲第 7項に記載の発明に係るデジタル記録データ再生装 置は、 請求の範囲第 1項または第 2項記載のデジタル記録データ再生装置におい て、 前記デジタルデータ補正手段は、 オフセット調整を行う際に、 標本化された 波形のセンターラインがゼロレベルとクロスするポイントに関してはそのポイン トの振幅成分を加算し、 それ以外の符号が確定しているポイントに関しては、 再 生符号に従ってその極性に応じた値を加算するものであり、 かつその加算値をシ ーク動作時とそれ以外とで異ならせるようにしたものである。
これにより、 オフセット誤差情報の確度が高まり、 高周波成分を含んだ直流変 動に対してオフセット調整を応答させる場合にも、 動作の安定化と調整後のノィ ズの低減が可能となり、 直流変動に対して有効なデータ再生手段を実現できると ともに、 動作状況に応じた制御を行うことが可能となり、 プレイアビリティーの 向上が可能となる、 作用を有する。
また、 本願の請求の範囲第 8項に記載の発明に係るデジタル記録データ再生装 置は、 請求の範囲第 7項記載のデジタル記録データ再生装置において、 前記デジ タルデータ補正手段は、 シーク動作時には前記加算値の値を大きくし、 位相同期 状態には前記加算値の値を小さくするようにしたものである。
これにより、 シーク動作中は追従性を高め、 位相同期状態になると制御雑音を 抑えることができ、 最適なオフセット制御が可能となる、 作用を有する。
また、 本願の請求の範囲第 9項に記載の発明に係るデジタル記録データ再生装 置は、 請求の範囲第 1項または第 2項記載のデジタル記録データ再生装置におい て、 前記デジタルデータ補正手段は、 オフセット調整を行う際に、 標本化された 波形の各ボイントでの所定時間分の累積加算値をモニタし、 その直流分の誤差量 を離散的に直流分にフィードバックするようにしたものである。
これにより、 異常状態である疑似ロック状態からの復旧を高速に行うことが可 能となり、 プレイアビリティーの向上が可能となる、 作用を有する。 また、 本願の請求の範囲第 1 0項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 2項記載のデジタル記録データ再生装置において、 前記フ ィルタ係数制御手段は、 位相同期引き込みを行った後、 パーシャルレスポンス等 化を連続的に行い、 かつそのループゲインを位相同期ループに比し十分低く設定 し、 その後等化誤差が小さくなると間欠的な制御動作に切り替えるようにしたも のである。
これにより、 姿勢データの品質が向上し、 同期引き込み速度の向上が可能とな る、 作用を有する。
また、 本願の請求の範囲第 1 1項に記載の発明に係るデジタル記録データ再生 装置は、 記録媒体からの再生信号の出力振幅を強調するプリアンプと、 該強調さ れた信号の所定の周波数帯域を強調する波形等化手段と、 発振器で生成されるク ロックにより、 該等化された信号を該信号に含まれるクロック成分の位相とは非 同期に多ビットのデジタルデータに標本化するアナログ ·デジタル変換手段と、 該標本化された信号からオフセット成分を低減するオフセット補正手段と、 該出 力信号の振幅を所要のレベルに調整するォ一トゲインコントロール手段と、 該振 幅調整がなされた信号にパーシャルレスポンス等化を行なう トランスバーサルフ イノレタと、 該パーシャルレスポンス等化された信号から正規の標本化位相におけ る信号を高次補間により再生する高次補間フィルタと、 該補間出力信号から前記 トランスバーサルフィルタのタップの重み係数を等化誤差が最小になるように適 応的に制御するタップ重み係数制御手段と、 前記補間出力信号から位相誤差を検 出するための位相比較器と、 該位相誤差信号を平滑化するためのループフィルタ と、 前記補間出力信号を前記トランスバーサルフィルタで等化したパーシャルレ スポンスの型に応じて最尤復号を行なうことによりデータ復調を行なう最尤復号 器とを備え、 非同期に標本化した信号をパーシャルレスポンス等化し、 位相補間 型のデジタルフェーズロック ドループにより位相同期を補償し、 データ復調を行 なうようにしたものである。
これにより、 チルトによる再生信号の特性劣化やアナ口グ等化が不十分な条件 においても、パーシャルレスポンス等化後に位相誤差情報を検出することにより、 位相同期ループにおけるジッタの低減と最適なパーシャルレスポンス等化信号が 再現できるため、 エラーレートの低下につながるだけでなく、 位相同期引き込み 能力も高く、 安定したデジタルデータ再生を行なえる、 という作用を有する。 また、 本願の請求の範囲第 1 2項に記載の発明に係るデジタル記録データ再生 装置は、 記録媒体からの再生信号の出力振幅を強調するプリアンプと、 該強調さ れた信号の所定の周波数帯域を強調する波形等化手段と、 発振器で生成されるク ロックにより、 該等化された信号を該信号に含まれるク口ック成分の位相とは非 同期に多ビットのデジタルデータに標本化するアナログ .デジタル変換手段と、 該標本化された信号からオフセット成分を低減するオフセット補正手段と、 該出 力信号の振幅を所要のレベルに調整するオートゲインコントロール手段と、 トラ ンスバーサルフィルタと高次補間フィルタとの機能を併せ持ち、 前記振幅調整が なされた信号にパーシャルレスポンス等化を行ない、 該パーシャルレスポンス等 化された信号から正規の標本化位相における信号を高次補間により再生する位相 補間型トランスパーサルフィルタと、 該出力信号から位相誤差を検出する位相比 較器と、 該位相誤差信号を平滑化して位相情報を得るためのループフィルタと、 該位相情報及び前記位相補間型トランスバーサルフィルタの出力信号から、 等化 誤差が最小であり、 かつ正規の標本化信号を再現するための、 前記位相補間型ト ランスバーサルブイルタのタツプの重み係数設定を設定するタツプ重み係数設定 手段と、 前記補間出力信号を前記位相補間型トランスバーサルフィルタで等化し たパーシャルレスポンスの型に応じて最尤復号を行なうことによりデータ復調を 行なう最尤復号器とを備え、 パーシャルレスポンス等化とデジタルフェーズロッ クドループを同一のフィルタで実現するようにしたものである。
これにより、 回路規模が大きいとされるトランスバーサルフィルタと高次補間 フィルタをトランスバーサルフィルタのみで共用化できるため、回路規模の削減、 及び特に、 高速再生時における低消費電力化を図れる、 という作用を有する。 また、 本願の請求の範囲第 1 3項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 2項記載のデジタル記録データ再生装置において、 前記 タップ重み係数設定手段が、 位相方向に分割化された各位相毎のフィルタ係数を 有し、 前記ループフィルタより出力される位相情報にしたがって該位相制御用の フィルタ係数を更新し、 前記位相補間型トランスバーサルフィルタの出力信号を 基に、 等化誤差を最小にするようにパーシャルレスポンス等化用のフィルタ係数 を更新し該位相制御用フィルタ係数と、 該パーシャルレスポンス等化用フィルタ 係数を重畳することにより、 前記位相補間型トランスバーサルフィルタのタップ の重み係数を設定するようにしたものである。
これにより、 位相制御用のフィルタ係数の設定手段と、 パーシャルレスポンス 等化用のタップの重み係数設定手段を独立に操作することができるため、 前記位 相補間型トランスバーサルフィルタのみで、 パーシャルレスポンス等化と正規位 相でのデータ補間を共用化した場合でも、 双方の特性を損なうことなく精度が良 く効率的な制御が可能である、 という作用を有する。
また、 本願の請求の範囲第 1 4項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 2項記載のデジタル記録データ再生装置において、 前記 タップ重み係数設定手段は、 前記トランスバーサルフィルタの出力信号に基づき パーシャルレスポンス方式に対応した等化目標値を検出する仮判定回路と、 該等 化目標値と前記高次補間フィルタの出力信号とに基づき等化誤差を検出する等化 誤差検出器と、 前記等化誤差と前記高次補間フィルタの出力信号との相関を検出 する相関器と、 該相関器の出力をゲインと同数倍してフィードバックゲインを調 整するフィードバックゲイン調整器と、 該フィードパックゲイン調整器の出力を 各タツプの重み係数に加算しタップ係数を更新するタップ係数更新部と、 ナイキ スト特性のチャネルレートを時間方向に分割したときの各々の振幅値を各タップ に対応させて格納する第 1のレジスタと、 前記第 1のレジスタに格納された各タ ップぉよび各位相でのナイキス ト補間係数と前記タップ係数更新部から出力され るパーシャルレスポンス等化用のタップの重み係数を重畳するタップ係数畳み込 み手段と、 初段の遅延素子に前記パーシャルレスポンス等化がなされた信号が入 力される、 相互に直列接続された， 単位遅延時間の遅延量を有する複数個の遅延 素子と、 該複数個の単位遅延素子の中の初段の遅延素子の入力、 遅延素子同士の 接続点および最終段の遅延素子の出力に対応して設けられた乗算器と、 該乗算器 の出力の総和をとり本タップ重み係数設定手段の出力を生成する加算器と、 前記 乗算器に対応して設けられた第 2のレジスタと、 前記タップ係数畳み込み手段の 出力に基づき前記第 2のレジスタの値を更新するレジスタ値更新手段と、 前記第 2のレジスタに対応して設けられ前記ループフィルタの出力位相情報に応じて前 記第 2のレジスタに格納された振幅値を選択し対応する前記乗算器に出力するセ レクタとを備えるようにしたものである。
これにより、 前記位相補間型トランスバーサルフィルタのみで、 パーシャルレ スポンス等化と正規位相でのデータ補間を共用化した場合でも、 双方の特性を損 なうことなく精度が良く効率的な制御を可能にするためのタップ係数の畳み込み を実現する具体的な構成が得られる、 という作用を有する。
また、 本願の請求の範囲第 1 5項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 2項記載のデジタル記録データ再生装置において、 前記 トランスバーサルフィルタの出力から周波数誤差を検出する周波数誤差検出器と、 該検出された周波数誤差を平滑し前記発振器に制御信号として与える周波数制御 用ループフィルタとをさらに備え、 前記周波数誤差が所定値以下となった状態で 前記周波数制御用ループフィルタを含む周波数制御用ループのゲインを低下せし めて、 周波数引き込み制御から位相同期引き込み制御に移行し、 同期パターンが 所定数検出された場合に前記位相比較器を含む位相制御用ループのループゲイン を低下せしめて、 前記位相補間型タップ重み係数制御手段によるパーシャルレス ポンス適応自動等化制御に移行し、 該パーシャルレスポンス適応自動等化制御に よる等化誤差が所定値以下となった状態で、 等化誤差量の累積加算値を離散的に タップの重み係数に反映させるィンターバル制御型パーシャルレスポンス適応自 動等化制御に移行するようにしたものである。
これにより、 ラフ制御から位相同期状態に移行した後に、 安定した位相同期ル ープを実現でき、 かつ制御不可能な状態に陥るのを防止できる、 という作用を有 する。
また、 本願の請求の範囲第 1 6項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 2項に記載のデジタル記録データ再生装置において、 前 記タツプ重み係数設定手段は、 前記位相制御用フィルタ係数の更新時のフィード バックゲインを、 前記パーシャルレスポンス等化用フィルタ係数の更新時のフィ 一ドバックゲインよりも充分に大きく設定し、 前記パーシャルレスポンス等化用 フィルタ係数を離散的に更新するものとしたものである。
これにより、 位相制御用のフィルタ係数制御と、 パーシャルレスポンス等化用 のタップの重み係数制御との競合化を防ぎ、 位相制御を優先させることにより、 安定した位相同期ループを実現し、 かつパーシャルレスポンス等化の精度を損な わないとともに、 異常信号に対して制御不能状態に陥らないため、 プレイアビリ ティが向上する、 という作用を有する。
また、 本願の請求の範囲第 1 7項に記載の発明に係るデジタル記録データ再生 装置は、 記録媒体からの再生信号の出力振幅を強調するプリアンプと、 該強調さ れた信号の所定の周波数帯域を強調する波形等化手段と、 発振器で生成されるク ロックにより、 該等化された信号を該信号に含まれるクロック成分の位相とは非 同期に多ビットのデジタルデータに標本化するアナログ ·デジタル変換手段と、 該標本化された信号からオフセット成分を低減するオフセット補正手段と、 該出 力信号の振幅を所要のレベルに調整するォートゲインコントロール手段と、 該振 幅調整がなされた信号にパーシャルレスポンス等化を行なう トランスバーサルフ ィルタと、 該パーシャルレスポンス等化された信号から正規の標本化位相におけ る信号を高次補間により再生する高次補間フィルタと、 該補間出力信号から前記 トランスバーサルフィルタのタップの重み係数を等化誤差が最小になるように適 応的に制御するタップ重み係数制御手段と、 前記補間出力信号から位相誤差を検 出するための位相比較器と、 該位相誤差信号を平滑化するためのループフィルタ と、 前記補間出力信号を前記トランスバーサルフィルタで等化したパーシャルレ スポンスの型に応じて最尤復号を行なうことによりデータ復調を行なう最尤復号 器とを備えるとともに、 前記発振器の出力クロックの周波数を制御する手段とし て、 記録データに含まれる同期パターンの周期と該同期パターンの検出される時 間幅を基に制御を行なう周波数制御手段と、 周波数と再生信号に含まれるクロッ ク成分の周波数が近傍まで引き込まれた後に、 前記ループフィルタの制御範囲を モニタし、 該位相制御信号が位相同期制御不能領域に達する前に、 正常動作範囲 に戻るようにクロック周波数のアップ ·ダウン制御を行なう位相同期維持手段と、 前記周波数制御手段の出力信号及び前記位相同期維持手段の出力信号を基に、 前 記発振器を制御するための発振器制御手段とを備えるようにしたものである。 これにより、 再生信号を標本化する際の非同期なクロックの周波数を、 常に、 デジタル位相同期ループの制御可能範囲内に維持できることになる。したがって、 位相同期制御時に不連続点が生じることなく、 安定したデジタル記録データ再生 が可能となるだけでなく、 周波数制御と位相制御を分離して考えることが可能と なるため、 発振器の制御手段も単純な構成で実現できる、 という作用を有する。 また、 本願の請求の範囲第 1 8項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 7項記載のデジタル記録データ再生装置において、 前記 発振器制御手段は、 前記位相同期維持手段によるアップ ·ダウン制御時に、 該制 御信号を変調するデルタ ·シグマ変調器と、 該出力信号を平滑化する低域通過型 フィルタとを備え、 該出力信号により前記発振器を制御するようにしたものであ る。
これにより、 再生信号の標本化に用いる非同期なクロックの周波数を、 デジタ ル位相同期ループの制御可能範囲内に維持する際に、 発振器の最小周波数制御分 解能が荒く、 アップ，ダウン制御時に発振周波数が大きく変動する場合において は、 位相同期ループに乱れが生ずる危険性があつたが、 このように時間方向に変 調をかけて発振器の発振周波数を本来の分解能よりも細かく制御することにより、 アップ ·ダウン時に乱れることなく連続再生が可能となるため、 再生品質が向上 する、 という作用を有する。
また、 本願の請求の範囲第 1 9項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 8項記載のデジタル記録データ再生装置において、 前記 低域通過型フィルタのカツトオフ周波数を、 デジタル記録データの再生速度に応 じて切替えるカツトオフ周波数可変手段をさらに備えるようにしたものである。 これにより、 デジタル記録データを再生する際に、 複数の再生速度を補償しな ければならない場合や、 ディスク媒体における内外周差、 及び記録媒体の種類が 異なるため広範囲の周波数制御帯域を有する場合において、 それぞれの再生速度 に適した応答特性を実現できるため、 再生速度が大きく変化する条件下において も再生特性を維持できる、 という作用を有する。
また、 本願の請求の範囲第 2 0項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 1項， 第 1 2項または第 1 7項のいずれかに記載のデジ タル記録データ再生装置において、 前記オフセッ ト補正手段は、 前記標本化され た信号が有するオフセット成分を検出するオフセット検出手段と、 該検出された オフセット成分を平滑化する平滑化手段と、 該平滑化された信号を前記標本化さ れた信号より減算する減算手段とを備えるようにしたものである。
これにより、 チルトによる再生信号の特性劣化やアナログ等化が不十分な条件 においても、 エラーレートの低下につながるだけでなく、 位相同期引き込み能力 も高く、 安定したデジタルデータ再生を行なえるものにおいて、 オフセット補正 を行う構成を実現できる、 という作用を有する。
また、 本願の請求の範囲第 2 1項に記載の発明に係るデジタル記録データ再生 装置は、 記録媒体からの再生信号の出力振幅を強調するプリアンプと、 該強調さ れた信号の所定の周波数帯域を強調する波形等化手段と、 発振器で生成されるク ロックにより、 該等化された信号を該信号に含まれるクロック成分の位相とは非 同期に多ビットのデジタルデータに標本化するアナログ ·デジタル変換手段と、 該標本化された信号からオフセット成分を低減するオフセット補正手段と、 該出 力信号の振幅を所要のレベルに調整するオートゲインコントロール手段と、 該振 幅調整がなされた信号にパーシャルレスポンス等化を行なう トランスバーサルフ イノレタと、 該パーシャルレスポンス等化された信号から正規の標本化位相におけ る信号を高次補間により再生する高次補間フィルタと、 該補間出力信号から前記 トランスバーサルフィルタのタツプの重み係数を等化誤差が最小になるように適 応的に制御するタップ重み係数制御手段と、 前記補間出力信号から位相誤差を検 出するための位相比較器と、 該位相誤差信号を平滑化するためのループフィルタ と、 前記補間出力信号を前記トランスバーサルフィルタで等化したパーシャルレ スポンスの型に応じて最尤復号を行なうことによりデータ復調を行なう最尤復号 器とを備え、 非同期に標本化した信号をパーシャルレスポンス等化し、 位相補間 型のデジタルフェーズロックドループにより位相同期を補償し、 データ復調を行 なうとともに、 前記オフセット補正手段は前記高次補間フィルタの出力を参照し てオフセット補正を行うようにしたものである。
これにより、 再生信号の符号の極性のみでオフセット補正を施すよりも、 精度 の良いオフセット検出ができるため、 オフセット補正後の制御雑音の低減がなさ れるとともに、 フィードバックゲインをより大きく設定することが可能となる。 それにより高い周波数成分を有するレベル変動にも追従できるため、 ディフエク ト等の異常条件下での再生時にもプレイアビリティの向上が図れる、 という作用 を有する。
また、 本願の請求の範囲第 2 2項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 2 1項記載のデジタル記録データ再生装置において、 前記 オフセット補正手段は、 前記高次補間フィルタの出力信号がゼロクロスする位置 の標本化信号については、 その振幅方向の成分を出力するゼロクロス振幅出力手 段と、 ゼロクロス位置でない標本化信号に関しては、 該信号の符号の極性に応じ て一定量の極性が異なる値を出力する極性値出力手段と、 前記ゼロクロス振幅出 力手段の出力信号及び前記極性値出力手段の出力信号を平滑化するためのオフセ ット補正用ループフィルタと、 該出力信号を前記アナログ ·デジタルコンバータ の出力信号から直接減算することにより、 オフセット除去を施すオフセット除去 手段とを備えるようにしたものである。
これにより、 異なる記録媒体を再生する場合においても、 それら記録媒体に応 じたオフセッ ト補正が可能となる、 という作用を有する。
また、 本願の請求の範囲第 2 3項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 2 2項記載のデジタル記録データ再生装置において、 前記 オフセット補正手段は、 前記極性値出力手段の出力値を可変し、 前記ゼロクロス 振幅出力手段の出力値との比率を調整する極性値出力可変手段を備えるようにし たものである。
これにより、 再生信号の精度よりもレベル変動への追従性が必要となるシーク 時には、 符号の極性を主として制御を行ない、 再生信号の精度が必要である連続 データの再生時には、 ゼロクロス振幅を主として制御を行なうという、 状況に応 じて最適なオフセット補正が可能となり、 また、 制御の収束性にも関わってくる ため、 シーク後の高速な位相同期引き込みが可能となる、 という作用を有する。 また、 本願の請求の範囲第 2 4項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 2 2項記載のデジタル記録データ再生装置において、 前記 オフセット補正手段は、 シーク時には、 前記極性値出力手段の出力値を前記ゼロ クロス振幅出力手段の出力値に比べて大きくし、 連続データ再生時には、 前記極 性値出力手段の出力値を前記ゼロク口ス振幅出力手段の出力値に比べて小さくす ることにより、 デジタル記録データ再生装置の動作状況に応じて出力値を切り替 える出力値切替手段を備えるようにしたものである。
これにより、 疑似位相同期の発生を回避するとともに、 特定条件下において疑 似位相同期が発生した場合にも、 早期に自己修復することが可能となり、 プレイ アビリティの向上が図れる、 という作用を有する。
また、 本願の請求の範囲第 2 5項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 2 2項記載のデジタル記録データ再生装置において、 前記 オフセット補正手段は、 一定の時間をカウントするカウンタと、 前記カウンタか ら出力されるフラグ間の前記極性値出力手段の出力値と前記ゼ口クロス振幅出力 手段の出力値を累積加算する累積加算手段と、 該出力信号を前記力ゥンタから出 力されるフラグのタイミングで、 累積加算手段の出力をモニタし、 疑似位相同期 状態であると判断された場合は、 前記極性値出力手段の比率を高くした制御に切 替え、 正常位相同期状態に復帰させる累積加算結果モニタ手段とを備えるように したものである。
これにより、 チルトによる再生信号の特性劣化やアナログ等化が不十分な条件 においても、 エラーレートの低下につながるだけでなく、 位相同期引き込み能力 も高く、 安定したデジタルデータ再生を行なえるものにおいて、 オフセット補正 を行う構成を実現できる、 という作用を有する。
また、 本願の請求の範囲第 2 6項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 1項， 第 1 2項， 第 1 7項， 第 2 1項のいずれかに記載 のデジタル記録データ再生装置において、 前記トランスバーサルフィルタは、 前 記初段の遅延素子に前記振幅調整がなされた信号が入力される、 相互に直列接続 された， 単位遅延時間の遅延量を有する複数個の遅延素子と、 該複数個の単位遅 延素子の中の初段の遅延素子の入力、 遅延素子同士の接続点および最終段の遅延 素子の出力に対応して設けられた乗算器と、 該乗算器の出力の総和をとり本フィ ルタの出力を生成する加算器とを備え、 前記乗算器の他方の入力に入力する重み 係数を可変させることで所要の等化特性を実現するようにしたものである。 これにより、 チルトによる再生信号の特性劣化やアナ口グ等化が不十分な条件 においても、 エラーレートの低下につながるだけでなく、 位相同期引き込み能力 も高く、 安定したデジタルデータ再生を行なえるものにおいて、 パーシャルレス ポンス等化を行う構成を実現できる、 という作用を有する。
また、 本願の請求の範囲第 2 7項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 1項， 第 1 7項， 第 2 1項のいずれかに記載のデジタル 記録データ再生装置において、 前記高次補間フィルタは、 初段の遅延素子に前記 パーシャルレスポンス等化がなされた信号が入力され、 相互に直列接続された， 単位遅延時間の遅延量を有する複数個の遅延素子と、 該複数個の単位遅延素子の 中の初段の遅延素子の入力、 遅延素子同士の接続点および最終段の遅延素子の出 力に対応して設けられた乗算器と、 該乗算器の出力の総和をとり本フィルタの出 力を生成する加算器とを備え、 前記乗算器の他方の入力に入力する重み係数を可 変させることで所要の等化特性を実現するようにしたものである。
これにより、 チルトによる再生信号の特性劣化やアナログ等化が不十分な条件 においても、 エラーレートの低下につながるだけでなく、 位相同期引き込み能力 も高く、 安定したデジタルデータ再生を行なえるものにおいて、 正規の標本化位 相における信号を補間する構成を実現できる、 という作用を有する。
また、 本願の請求の範囲第 2 8項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 2 7項記載のデジタル記録データ再生装置において、 前記 高次補間フィルタは、ナイキスト特性に基づき補間を行うようにしたものである。 これにより、 チルトによる再生信号の特性劣化やアナログ等化が不十分な条件 においても、 エラーレートの低下につながるだけでなく、 位相同期引き込み能力 も高く、 安定したデジタルデータ再生を行なえるものにおいて、 正規の標本化位 相における信号を補間する構成を実現できる、 という作用を有する。
また、 本願の請求の範囲第 2 9項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 2 7項記載のデジタル記録データ再生装置において、 前記 高次補間フィルタは、 前記乗算器に対応して設けられ、 ナイキスト特性のチヤネ ルレートを時間方向に分割したときの各々の振幅値を格納するレジスタと、 前記 レジスタに対応して設けられ前記ループフィルタの出力位相情報に応じて前記レ ジスタに格納された振幅値を選択し対応する前記乗算器に出力するセレクタとを 備えるようにしたものである。
これにより、 チルトによる再生信号の特性劣化やアナログ等化が不十分な条件 においても、 エラーレートの低下につながるだけでなく、 位相同期引き込み能力 も高く、 安定したデジタルデータ再生を行なえるものにおいて、 正規の標本化位 相における信号を補間する構成を実現できる、 という作用を有する。
また、 本願の請求の範囲第 3 0項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 1項， 第 1 7項， 第 2 1項のいずれかに記載のデジタル 記録データ再生装置において、 前記タップ重み係数制御手段は、 最小二乗平均ァ ルゴリズムにより前記トランスバーサルフィルタの重み係数を決定するようにし たものである。
これにより、 チルトによる再生信号の特性劣化やアナログ等化が不十分な条件 においても、 エラーレートの低下につながるだけでなく、 位相同期引き込み能力 も高く、 安定したデジタルデータ再生を行なえるものにおいて、 トランスバーサ ルフィルタが行うべきパーシャルレスポンス等化機能を実現するよう重み係数を 設定する構成を実現できる、 という作用を有する。
また、 本願の請求の範囲第 3 1項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 3 0項記載のデジタル記録データ再生装置において、 前記 タップ重み係数制御手段は、 前記高次補間フィルタの出力信号に基づきパーシャ ルレスポンス方式に対応した等化目標値を検出する仮判定回路と、 該等化目標値 と前記高次補間フィルタの出力信号とに基づき等化誤差を検出する等化誤差検出 器と、 前記等化誤差と前記高次補間フィルタの出力信号との相関を検出する相関 器と、 該相関器の出力をゲインと同数倍してフィードバックゲインを調整するフ ィ一ドバックゲイン調整器と、 該フィ一ドバックゲイン調整器の出力を各タップ の重み係数に加算しタツプ係数を更新するタップ係数更新部とを備えるようにし たものである。
これにより、 チルトによる再生信号の特性劣化やアナログ等化が不十分な条件 においても、 エラーレートの低下につながるだけでなく、 位相同期引き込み能力 も高く、 安定したデジタルデータ再生を行なえるものにおいて、 トランスバーサ ルフィルタが行うべきパーシャルレスポンス等化機能を実現するよう重み係数を 設定する構成を実現できる、 という作用を有する。
また、 本願の請求の範囲第 3 2項に記載の発明に係るデジタル記録データ再生 装置は、 請求の範囲第 1 5項記載のデジタル記録データ再生装置において、 前記 周波数誤差検出器は、 前記高次補間フィルタの出力信号がゼロレベルとクロスす る間隔を検出するゼロクロス長検出器と、 隣接するゼロクロス長の比率に基づき これが所定の同期パターン長と一致しているか否かを検出し、 前記記録媒体の再 生速度を反映した第 1の周期情報を得る同期パターン長検出器と、 前記同期バタ ーンが検出されるまでの間隔を検出し、 これと所定の期間とに基づく第 2の同期 情報を検出する同期パターン間隔検出器とを備えるようにしたものである。 これにより、 ラフ制御から位相同期状態に移行した後に、 安定した位相同期ル ープを実現でき、 かつ制御不可能な状態に陥るのを防止できるものにおいて、 周 波数誤差を検出する構成を実現できる、 という作用を有する。 図面の簡単な説明
第 1図は、 本発明の実施の形態 1によるデジタル記録データ再生装置の構成を 示すブロック図である。
第 2図は、 実施の形態 1におけるオフセット補正手段 4の構成を示すプロック 図である。
第 3図は、 実施の形態 1においてトランスバーサルフィルタ 6で実現する、 P R ( 3， 4 , 4 , 3 ) 等化方式と、 一般的な、 2値化判別方式の違いについての 説明図である。
第 4図は、 実施の形態 1においてトランスバーサルフィルタ 6で実現する、 各 種パーシャルレスポンス方式の周波数特性を示す図である。
第 5図は、 実施の形態 1における高次補間フィルタ 7のフィルタ係数設定に関 係するナイキスト特性の説明図である。
第 6図は、 実施の形態 1における高次補間フィルタ 7の構成を示すプロック図 である。
第 7図は、 実施の形態 1におけるタップ重み係数制御手段 8の構成を示すプロ ック図である。
第 8図は、 実施の形態 1における最尤復号器 1 2の一つであるビタビ復号器の 原理の説明図である。
第 9図は、 実施の形態 1における周波数誤差検出器 1 3の構成を示すブロック 図である。
第 1 0図は、 本発明の実施の形態 2によるデジタル記録データ再生装置の構成 を示すブロック図である。
第 1 1図は、 実施の形態 2における位相補間型タップ重み係数制御手段 3 3の 構成を示すプロック図である。
第 1 2図は、 実施の形態 2における周波数制御、 位相同期制御、 及び L M S適 応自動等化制御の制御方法を示すフローチャートを示す図である。
第 1 3図は、 本発明の実施の形態 3によるデジタル記録データ再生装置の構成 を示すブロック図である。
第 1 4図は、 実施の形態 3における位相同期維持手段 3 8と V C O制御手段 3 9の動作原理の説明図である。
第 1 5図は、 実施の形態 3における V C O制御手段 3 9の構成を示すブロック 図、 及ぴ動作原理の説明図である。
第 1 6図は、 実施の形態 3における V C O制御手段 3 9の構成を示すブロック 図、 及び異なる再生速度に対する動作原理の説明図である。
第 1 7図は、 本発明の実施の形態 4によるデジタル記録データ再生装置の構成 を示すブロック図である。
第 1 8図は、 実施の形態 4におけるオフセット補正手段 4の構成を示すブロッ ク図である。
第 1 9図は、 実施の形態 4におけるオフセット補正手段 4の動作原理の説明図 である。
第 2 0図は、 実施の形態 4におけるオフセット補正手段 4の構成を示すブロッ ク図である。
第 2 1図は、 実施の形態 4におけるオフセット補正手段 4の構成を示すブロッ ク図である。 第 2 2図は、 実施の形態 4におけるオフセット補正手段 4の構成を示すブロッ ク図である。
第 2 3図は、 従来の光ディスク再生装置の構成を示すプロック図である。
第 2 4図は、 従来の光ディスク再生装置の記録データ及び各機能プロックでの 出力信号波形を示す図である。 発明を実施するための最良の形態
(実施の形態 1 )
本実施の形態 1は、 アナログ 'デジタルコンバータでの標本化に非同期ク口ッ クを用い、 トランスバーサルフィルタによりパーシャルレスポンス等化を行った 信号を、 高次補間フィルタによって正規の標本化位相における信号を再現し、 そ の出力信号に基づき位相誤差検出を行ない、 位相誤差が小さくなるように前記高 次補間フィルタのフィルタ係数を制御するデジタル位相同期ループを構成するよ うにしたものである。
以下、 本発明の請求の範囲第 1項， 請求の範囲第 1 1項， 請求の範囲第 2 0項， 請求の範囲第 2 6項ないし請求の範囲第 3 2項に記載されたデジタル記録データ 再生装置に対応する実施の形態 1について、 第 1図ないし第 9図を用いて説明す る。
第 1図において、 図示しない再生手段 （光ピックアップ等） により得られた光 ディスク再生信号をプリアンプ 1で出力振幅を強調した後、 波形等化手段 2で高 域を強調するような補正を施す。 波形等化手段 2は、 例えば、 高次等リップルフ ィルタ等の， ブースト量とカツトオフ周波数を任意に設定できるフィルタで構成 される。 波形等化手段 2の出力信号をアナログ信号をデジタル信号に変換する手 段としての'アナログ ·デジタルコンバータ 3により、 多ビットのデジタル信号に 標本化する。 その際、 発振器 1 5により生成されるクロックであって、 再生信号 が有するクロック成分とは非同期のク口ックを用いる。 このアナログ ·デジタル コンバータ 3により標本化された多ビットのデジタル信号をオフセット補正手段 4に入力することにより、 再生デジタル信号に含まれるオフセット成分を補正す る。 このオフセット補正手段 4は、 例えば、 第 2図に示すような構成のものでもよ レ、。 この第 2図のものは、 再生デジタル信号の有するオフセッ ト成分を検出する オフセット検出手段 16と、 それにより検出されたオフセット信号を平滑化する ための平滑化手段 17と、 平滑化手段 17の出力信号を再生デジタル信号より減 算する減算手段 18により構成されるものである。
そして、 オフセット補正手段 4の出力信号は、 オートゲインコントロール 5に 入力されることにより、 再生デジタル信号の振幅が所要の値に一致するように調 整される。 オートゲインコントロール 5は、 例えば、 信号波形のエンベロープを 検出し、 任意の設定値とエンベロープ信号の差が零となるように制御するもので あっても良い。
次に、 ォートゲインコントロール 5の出力信号をトランスバーサルフィルタ 6 に入力して、 パーシャルレスポンス等化を行なう。 ここで、 パーシヤノレレスボン ス等化は、 例えば、 片面 1層で 4. 7 Gバイ トのデジタル記録が可能な DVD— ROM (Read Only Memory) では、 第 3 (c) 図に示すように、 等化後の波形振 幅が、 5値 （0， 4 X A, 7 X A, — 4 XA, - 7 X A) に分かれるような PR (3， 4， 4， 3) 方式を用いるものとする。
そして、 従来、 リードチャネルにおいては、 第 3 (a) 図に示すような波形等 化出力信号から、 スライスレベルを用いた 2値化判別により、 デジタルデータ復 調を行なっていた。 また、 標本化する場合も、 第 3 (b) 図に示すように標本化 し、 その多ビットデジタル信号をスライスレベルを用いて 2値化判別を行なって いた。
これに対して、 PR (3， 4， 4, 3) 方式とは、 異なる 4つの時間の標本化 データを、 3 : 4 : 4 : 3の比率で足し合わせた特徴 （3 + 4 *D + 4 *D 2 + 3 *D4) を有しており、 再生信号に対して、 第 4図に示すような、 低域通過型 フィルタの特性を付加するものである。
第 4図において、 MTFとは DVD— ROMにおける光再生特性を示すもので あり、 この周波数特性に近いほど、 有利なパーシャルレスポンス方式であるとい うことが可能である。 第 4図に示す方式だけでなく、 PR (3， 4， 4, 3) 方 式以外にも、 多種多様なパーシャルレスポンスの型が存在するが、 これは特定の 方式に限られるものではなく、 要求される性能に見合ったものが実現可能であれ ば、 他の方式を用いても問題はない。 これら再生データの時間方向に相関性を付 加するパーシャルレスポンス方式と、 後述する最尤復号法 （マキシマムライクリ フッド） の一つであり、 付加したデータの相関性を利用して尤も確からしい系列 を復調するビタビ復号器とを組合わせることにより、 線記録方向の高記録密度再 生に有利とされる P R M L信号処理を実現している。
上述したように、 P RM L信号処理方式は、再生波形の特性や変調符号により、 様々な組み合わせが存在するため、 各種記録再生系に対して、 適切な方式を選択 することが必要である。 トランスバーサルフィルタ 6は、 有限のタップで構成さ れる、 例えば、 F I R (Finite Impulse response Filter) フィルタである。 こ の F I Rフィルタによる等化特性は、 タップの重み係数を可変させることで実現 されるものである。 トランスバーサノレフイノレタ 6〖こよりパーシャノレレスポンス等 化された信号を高次補間フィルタ 7により、 正規の標本化位相における信号に変 換する。 高次補間フィルタ 7は、 例えば、 第 5図に示すようなナイキス ト補間特 性に基づくものであっても良い。
第 5図に示すようなナイキスト特性において、 チャネルレート （1 T ) を時間 方向に N分割した時の、 各々の振幅値をレジスタに格納しておき、 位相制御情報 に応じて、 それが示す位相の係数を設定するように選択するレジスタを切替えな がら位相補間を行なっていく。 これにより、 非同期に標本化した再生信号が、 正 規の標本化位相と同等の再生等化信号に変換されることになる。
高次補間フィルタ 7は、 第 6図に示すような、 遅延素子 1 9 aないし 1 9 f を シリーズに接続し、 これから取り出したタップ、 即ち遅延素子 1 9 aないし 1 9 f の入力および遅延素子 1 9 f の出力にタップ係数 S 1ないし S 6および S 7を 乗算する乗算素子 2 0 aないし 2 0 f および 2 0 gと、 これら乗算素子 2 0 aな いし 2 0 f および 2 0 gの出力を加算する加算手段 2 1により構成される F I R フィルタであってもよレ、。
この時、 位相補間を行なうに際して、 ループフィルタ 1 0の出力信号である位 相制御情報を基に、 第 6図に示すような、 レジスタ 2 2 aから 2 2 gに保持され ているフィルタ係数を、 セレクタ 2 3 aから 2 3 gにより切替えながら、 S 1か ら S 7までのタップ係数を設定していく。 ここで、 レジスタ 2 2 aから 2 2 gの 係数は、 第 5図の各位相毎のナイキス ト特性値を N分割、 例えば第 5図に示すよ うに、各チャネルレート Tを aから hまで 8分割し、 さらに 1から 7のエリアを、 第 6図に示す F I Rフィルタの各タップに対応させて予め格納しておく。例えば、 ループフィルタ 1 0から得られる現時点での位相制御情報が、 正規の位相と 1 8 0 ° 異なる標本化位相であった場合、第 5図に示すエリア 1から 7までの "秦"、 即ち eの位相でのフィルタ係数が S 1から S 7のタップ係数として設定されるこ とになる。 ここで、 時間方向の分割数 Nは大きいほど位相制御の精度は向上する 1 分割数 Nの増加は回路規模の増加に結びつくため、 性能と回路規模が相容れ る条件にて設定されるものである。 高次補間フィルタ 7の出力信号は、 タップ重 み係数制御手段 8に入力され、 等化誤差を最小にするようにトランスバーサルフ ィルタ 6のタップの重み係数を適応的に制御する。
タップ重み係数制御手段 8は、 例えば、 第 7図に示すような、 最小二乗平均ァ ルゴリズムを用いたものであってもよい。 即ち、 高次補間フィルタ 7の出力信号 から仮判定回路 2 4によりパーシャルレスポンス方式に対応した等化目標値を検 出し、 その等化目標値と高次補間フィルタ 7の出力信号を減算して等化誤差を検 出する等化誤差検出器 2 5と、 等化誤差検出器 2 5の出力信号と高次補間フィル タ 7の出力信号との相関を演算する相関器 2 6と、 相関器 2 6の出力をゲインと 同数倍してフィードバックゲインを調整するフィードバックゲイン調整器 2 7と、 その出力を各タップの重み係数に加算し、 タップ係数を更新するタップ係数更新 部 2 8とから構成されるものである。
次に、 高次補間フィルタ 7の出力信号から位相誤差を検出するための位相比較 器 9と、 位相比較器 9から出力される位相誤差信号を平滑化するためのループフ ィルタ 1 0と、 その出力信号を位相制御情報として、 前記高次捕間フィルタ 7の フィルタ係数を制御するフィードバックループにより、 デジタル位相同期ループ 1 1を構成する。
以上、 一連の動作により出力された、 正規の位相でのパーシャルレスポンス等 化波形を用いて、 パーシャルレスポンスの型に応じて復号を行なう最尤復号器 1 2を通してデータ復調を行なう。 ここで、 最尤復号器 1 2は、 例えば、 ビタビ復 号器であってもよい。 ビタビ復号器は、 パーシャルレスポンスの型に基づいて、 意図的に付加された符号の相関の法則にしたがって確率計算を行ない、 尤も確か らしい系列を再現するものである。 例えば、 適用したパーシャルレスポンスの型 が PR (3， 4， 4， 3) 方式の場合、 第 8 (a) 図に示すような、 状態遷移図 に基づいて状態が変化する。 これは、 特に、 DVDで用いられている 8 _ 16変 調符号を考慮したものとなっており、 ランレングス長を 2に制限していることも 関係しており、 再生された系列 S 0から S 5までの 6つの状態の状態遷移で表現 可能となっている。
第 8 (a) 図において、 XZYは、 Xが記録符号の遷移を、 Yがその時の信号 振幅を示している。 また、 或る 1つの状態は、 異なる 3つの時間の符号で表わさ れ、 例えば、 S 4 「1 10」 から S 3 「100」 への状態遷移では、 「1 10」 に 符号 " 0" が加わり左にシフ トされることにより、 左端の "1" が消え、 状態 S 3 「100」 となることを意味している。
その時間的変化は、 第 8 (b) 図に示すように、 トレリス線図で表わされる。 そこで、 この各パスの確率的な長さ 1 k a b (以下、 ブランチメ トリックと称す） を計算し、 それぞれの状態に推移する場合に、 ブランチメ トリックを加算してい く。 ここで、 kは時間的な推移を、 a bは、 状態 S aから S bへの遷移でのブラ ンチメ トリックを表わすこととする。 そのブランチメ トリックの各状態における 加算値は、 メ トリックと呼ばれ、 このメ トリックが最小となるパスを生き残りパ スとして、 順次出力していくことにより、 2値デジタルデータに復調していくも のである。 つまり、 第 8 (b) 図の記録符号にしたがって復調されるとすれば、 実線で示したパスが生き残りパスということになる。
また、 アナログ ·デジタルコンバータ 3の標本化クロックを制御する手段は、 高次補間フィルタ 7の出力信号から、 同期パターンのパターン長、 あるいは、 同 期パターンが発生する間隔を検出し、 周期情報に変換することにより周波数誤差 信号を出力する手段としての周波数誤差検出器 13と、 周波数誤差検出器 13か ら出力される周波数誤差信号を平滑化する手段としての周波数制御用ループフィ ルタ 14と、 アナログ ·デジタルコンバータ 3にク口ックを供給する発振器 15 により構成される周波数制御ループにより実現される。 ここで、 周波数誤差検出器 1 3は、 例えば、 第 9図に示すような構成のもので あってもよい。 即ち、 高次補間フィルタ 7の出力信号から信号がゼロレベルをク ロスする位置を連続して検出し、 隣接するゼロクロス間の標本数をカウントして レジスタに保持する手段により構成されるゼロクロス長検出器 2 9の出力を用い て、 1フレーム以上の特定の期間をカウントする手段により構成されるフレーム カウンタ 3 0で制定された期間内における、 隣接するゼロクロス長の比率が、 同 期パターンの比率、 例えば、 D V D— R OMにおいては、 1 4 ： 4を満足してい る場合のみ、 カウント値を加算した最大値を検出してレジスタに保持する手段に より構成される同期パターン長検出器 3 1により再生デジタルデータの線速度周 期に反比例する周期情報 1を得る。 また、 同期パターン長により、 ある程度まで 周波数を引き込んだ後、 さらに再生クロックの有するクロック成分の周波数に近 づけるために、 同期パターン長検出器 3 1で同期パターンであると判断された位 置で同期パターンフラグを出力し、 次に同期パターンフラグが検出されるまでの 間隔をカウントする手段により構成される同期パターン間隔検出器 3 2により、 同期パターンが発生する周期を検出し、 例えば、 D V D— R OMでは、 1 4 8 8 T (ここで、 Tは 1チャネルビットを示す） との差を周期情報 2として得る。 こ れら周期情報 1と周期情報 2により、 位相同期可能な周波数領域まで発振器 1 5 の発振ク口ックを制御する。
このような、 非同期に標本化した信号をパーシャルレスポンス等化し、 位相補 間型のデジタル位相同期ループにより位相同期を補償し、 データ復調を行なうこ とを特徴とするデジタル記録データ再生装置を用いて、 チルトによる再生信号の 特性劣化やアナログ等化が不十分な条件においても、 パーシャルレスポンス等化 後に位相誤差情報を検出することにより、 位相同期ループにおけるジッタの低減 と最適なパーシャルレスポンス等化信号が再現できるため、 エラーレートの低下 につながるだけでなく、 位相同期引き込み能力も高く、 安定したデジタル記録デ ータ再生が可能となる。
即ち、 非同期に標本化した信号をパーシャルレスポンス等化し、 位相補間型の デジタルフェーズロックドループにより位相同期を補償し、 データ復調を行なう ことを特徴とするデジタル記録データ再生装置を用いることにより、 チルトによ る再生信号の特性劣化ゃァナログ等化が不十分な条件においても、 パーシャルレ スポンス等化後に位相誤差情報を検出することから、 位相同期ループにおけるジ ッタの低減と最適なパーシャルレスポンス等化信号が再現できるため、 エラーレ ートの低下につながるだけでなく、 位相同期引き込み能力も高く、 安定したデジ タル記録データ再生が可能となるデジタル記録データ再生装置を実現することが できる。
(実施の形態 2 )
以下、 本発明の請求の範囲第 2項， 請求の範囲第 1 2項ないし請求の範囲第 1 6項， 請求の範囲第 2 0項， 請求の範囲第 2 6項， 請求の範囲第 3 2項に記載さ れたデジタル記録データ再生装置に対応する実施の形態 2について、 第 1 0図か ら第 1 2図を用いて説明する。
第 1 0図において、 図示しない再生手段 （光ピックアップ等） により得られた 光ディスク再生信号をプリアンプ 1で出力振幅を強調した後、 波形等化手段 2で 高域を強調するような補正を施す。 波形等化手段 2は、 例えば、 高次等リップル フィルタ等の， ブースト量とカットオフ周波数を任意に設定できるフィルタで構 成される。 波形等化手段 2の出力信号をアナログ信号をデジタル信号に変換する 手段としてのアナログ ·デジタルコンバータ 3により、 多ビットのデジタル信号 に標本化する。 その際、 発振器 1 5により生成されるクロックであって、 再生信 号が有するクロック成分とは非同期のクロックを用いる。 このアナログ ·デジタ ルコンバータ 3により標本化された多ビットのデジタル信号をオフセット補正手 段 4に入力することにより、 再生デジタル信号に含まれるオフセット成分を補正 する。
オフセット補正手段 4は、 例えば、 第 2図に示すような構成のものでもよい。 即ち、 再生デジタル信号の有するオフセット成分を検出するオフセット検出手段 1 6と、 それにより検出されたオフセット信号を平滑化するための平滑化手段 1 7と、 平滑化手段 1 7の出力信号を再生デジタル信号より減算する減算手段 1 8 により構成されるものである。
オフセット補正手段 4の出力信号は、 オートゲインコントロール 5に入力され ることにより、 再生デジタル信号の振幅が任意の値に調整される。 オートゲイン コントロール 5は、 例えば、 信号波形のエンベロープを検出し、 任意の設定値と エンベロープ信号の差が零になるように制御するものであっても良い。
次に、 ォ一トゲインコントロール 5の出力信号をトランスバーサルフィルタ 6 に入力して、 位相同期を実現するための位相補間とパーシャルレスポンス等化を 行なう。 ここで、 パーシャルレスポンス等化は、 実施の形態 1に記載した， P R ( 3 , 4， 4， 3 ) 方式を用いてもよい。
トランスバーサルフィルタ 6は、有限タップで構成されるものであり、例えば、 第 6図に示すような、 F I R (Finite Impulse response Filter) フィルタであ つてもよレ、。 この F I Rフィルタによる等化特性及び位相補間特性は、 タップの 重み係数を可変させることで実現されるものである。 そしてそのタップの重み係 数を制御する手段として、 位相補間型タップ重み係数制御手段 3 3を有する構成 となっている。 即ち、 トランスバーサルフィルタ 6は、 その等化出力信号に基づ き、 パーシャルレスポンス等化誤差が最小となるようにタップの重み係数を制御 する手段としての位相補間型タップ重み係数制御手段 3 3を有する適応制御ルー プと、 トランスバーサルフィルタ 6の出力の位相誤差を検出するための位相比較 器 9と、 位相比較器 9から出力される位相誤差信号を平滑化するためのループフ ィルタ 1 0と、 位相補間型タップ重み係数制御手段 3 3とを有し、 ループフィル タ 1 0の出力信号を位相制御情報として、 位相補間型タップ重み係数制御手段 3 3のフィルタ係数を制御する手段としてのデジタル位相同期ループ、 の 2種類の 制御ループにより制御されるものである。
以上、 一連の動作により出力された、 正規の位相でのパーシャルレスポンス等 化波形を用いて、 パーシャルレスポンスの型に応じて復号を行なう最尤復号器 1 2を通してデータ復調を行なう。 ここで、 最尤復号器 1 2は、 例えば、 ビタビ復 号器であってもよい。 ビタビ復号器は、パーシャルレスポンスの型にしたがって、 意図的に付加された符号の相関の法則にしたがって、 確率計算を行ない、 尤も確 からしい系列を再現するものであり、 例えば、 P R ( 3， 4， 4 , 3 ) M L方式、 即ち、 適用したパーシャルレスポンスが P R ( 3， 4 , 4 , 3 ) である P R M L 方式であってもよい。
なお、 位相補間型タップ重み係数制御手段 3 3は、 例えば、 第 1 1図に示すよ うな構成を有するものであってもよい。 即ち、 位相補間制御を行なうに際して、 ループフィルタ 1 0の出力信号である位相制御情報を基に、 第 1 1図に示すよう な、 レジスタ 2 2 aから 2 2 gに保持されているフィルタ係数を、 セレクタ 2 3 aから 2 3 gにより切替えながら、 第 6図に示すような、 3 1から3 7までの I Rフィルタの各タップ係数を設定していく。 ここで、 レジスタ 2 2 aから 2 2 gの係数は、 パーシャルレスポンス適応自動等化による係数制御と、 ナイキス ト 位相補間制御による係数制御の双方により決定されるものである。
このパーシャルレスポンス適応自動等化による係数制御は、 例えば、 第 1 1図 に示すような、 最小二乗平均アルゴリズムを用いた-ものであってもよい。 即ち、 トランスバーサルフィルタ 6の出力信号から仮判定回路 2 4によりパーシャルレ スポンス方式に対応した等化目標値を検出し、 その等化目標値と トランスバーサ ルフィルタ 6の出力信号を減算して等化誤差を検出する等化誤差検出器 2 5と、 等化誤差検出器 2 5の出力信号と、 トランスバーサルフィルタ 6の出力信号との 相関を演算する相関器 2 6と、 相関器 2 6の出力をゲインと同数倍してフィード バックゲインを調整する手段としてのフィードバックゲイン調整器 2 7と、 その 出力を各タップの重み係数に加算し、 タツプ係数を更新する手段としてのタップ 係数更新部 2 8とから構成されるものである。
一方、 ナイキスト位相補間制御による係数制御は、 例えば、 第 5図に示すよう に、 ナイキスト特性を aから hまで 8分割し、 さらに 1から 7のエリアを、 第 6 図に示す F I Rフィルタの各タップに対応させてレジスタ 3 5に格納しておく。 第 1 1図のレジスタ 3 5に格納されている各タップ及び各位相でのナイキスト補 間係数 E mから D mと （mは、 タップ番号、 及びエリア番号に相当するものであ る）、タツプ係数更新部 2 8の出力信号であるパーシャルレスポンス等化用のタツ プの重み係数を、 タップ係数畳み込み手段 3 4により重畳させ、 レジスタ値更新 手段 3 6によりレジスタ 2 2 aから 2 2 gの各レジスタ値を更新することにより、 パーシャルレスポンス適応自動等化による係数制御と、 ナイキスト位相補間制御 による係数制御の双方を満足するタップの重み係数を設定することが可能となる。 また、 アナログ ·デジタルコンバータ 3の標本化クロックを制御する手段は、 トランスバーサルフィルタ 6の出力信号から、 同期パターンのパターン長、 ある いは、 同期パターンが発生する間隔を検出し、 周期情報に変換することにより周 波数誤差信号を出力する手段としての周波数誤差検出器 1 3と、 周波数誤差検出 器 1 3から出力される周波数誤差信号を平滑化する手段としての周波数制御用ル ープフィルタ 1 4と、 アナログ ·デジタルコンバータ 3にク口ックを供給する発 振器 1 5により構成される周波数制御ループにより実現される。
ここで、 周波数誤差検出器 1 3は、 例えば、 第 9図に示すような構成のもので あってもよい。 即ち、 トランスバーサルフィルタ 6の出力信号から信号がゼロレ ベルをクロスする位置を連続して検出し、 隣接するゼロクロス間の標本数をカウ ントしてレジスタに保持する手段により構成されるゼロクロス長検出器 2 9の出 力を用いて、 1フレーム以上の特定の期間をカウントする手段により構成される フレームカウンタ 3 0で制定された期間内における、 隣接するゼロクロス長の比 率が、 同期パターンの比率、 例えば、 D V D— R OMにおいては、 1 4 ： 4を満 足している場合のみ、 カウント値を加算した最大値を検出してレジスタに保持す る手段により構成される同期パターン長検出器 3 1により再生デジタルデータの 線速度周期に反比例する周期情報 1を得る。 また、 同期パターン長により、 ある 程度まで周波数を引き込んだ後、 さらに再生ク口ックの有するクロック成分の周 波数に近づけるために、 同期パターン長検出器 3 1で同期パターンであると判断 された位置で同期パターンフラグを出力し、 次に同期パターンフラグが検出され るまでの間隔をカウントする手段により構成される同期パターン間隔検出器 3 2 により、 同期パターンが発生する周期を検出し、 例えば、 D V D— R OMでは、 1 4 8 8 T (ここで、 Tは 1チャネルビットを示す） との差を周期情報 2として 得る。 これら周期情報 1と周期情報 2により、 位相同期可能な周波数領域まで発 振器 1 5の発振クロックを制御する。
このような、 非同期に標本化した信号を一系統のトランスバーサルフィルタに より、 パーシャルレスポンス等化、 及び位相補間型のデジタルフェーズロックド ループを実現し、 データ復調を行なうことを特徴とするデジタル記録データ再生 装置を用いることにより、 回路規模として全体に占める割合が大きいトランスバ ーサルフィルタと高次補間フィルタを共用化できるため、 回路規模の削減、 及び 特に、 高速再生時における低消費電力化を図れるだけでなく、 位相制御用のブイ ルタ係数の設定手段と、 パーシャルレスポンス等化用のタップの重み係数設定手 段を独立に操作するように構成しておくことにより、 パーシャルレスポンス等化 と正規標本化位相におけるデータ再生補間の双方の特性を損なうことなく精度良 く効率的な制御が可能となる。 また、 実施の形態 1の 2種類の制御ループを統合 化し、 回路規模として占める割合が大きいトランスバーサルフィルタと高次補間 フィルタを共用化することにより、 回路規模の削減、 及び特に、 高速再生時にお ける低消費電力化を図れる。
なお、 実施の形態 2における、 周波数制御、 位相同期制御、 及びパーシャルレ スポンス適応自動制御の制御方法は、 例えば、 第 12図のフローチャートに示す ようなものであってもよい。 制御が開始された場合、 第一段階として、 周波数制 御ループにより、周波数引き込みを行なう （ステップ 101)。 その結果として得 られる再生信号が有するクロック成分の周波数と、 発振器 15から生成されるク ロック周波数の偏差量が、 ±A%以内であれば（ステップ 102)、第二段階の位 相同期引き込み制御に移行し（ステップ 103)、周波数引き込みにおけるループ ゲインを低ゲインモードに切替える。 周波数偏差量が、 ±A%以内に収まってい ない場合は、 引き続き周波数引き込み制御を継続する。
第二段階の位相同期引き込み制御に移行している場合、 その結果として検出さ れる同期パターンが、 ある一定数連続して確認できれば（ステップ 104)、第三 段階の LMSアルゴリズム PR適応自動等化制御に移行し（ステップ 105)、位 相同期引き込みにおけるループゲインを低ゲインモードに切替える。 同期パター ンが、 ある一定数連続して確認できなければ、 引き続き位相同期引き込み制御を 継続する。 第三段階の LMSアルゴリズム PR適応自動等化制御に移行している 場合、 その結果として得られる等化誤差が、 ±B%以内であれば （ステップ 10 6)、第四段階のィンターバル制御型 PR適応自動等化制御に移行し、 ±B%以内 に収まっていなければ、 LMSアルゴリズム PR適応自動等化制御を低ゲインモ ードで連続して行なう （ステップ 107)。 ここで、インターバル制御型 PR適応 自動等化制御とは、 逐次、 パーシャルレスポンス等化用のタップの重み係数をフ イードバックするのではなく、 ある一定期間における各々のタップでの相関性を 持った等化誤差量の累積加算値を、 離散的にタップの重み係数に反映させる制御 方法である。 ここで、 LM Sアルゴリズム P R適応自動等化制御と、 インターパ ル制御型 P R適応自動等化制御のループゲインは、 位相同期引き込み制御のルー プゲインに対して、 十分に低いものであったほうが、 競合が起こらず、 安定した 制御が可能となる。
このような一連の制御方法をとることにより、 位相制御用のフィルタ係数制御 と、 パーシャルレスポンス適応自動等化用のタップの重み係数制御との競合化を 防ぎ、 位相制御を優先させることにより、 安定した位相同期ループを実現し、 か つ、 パーシャルレスポンス等化の精度を損なわない制御が可能となる。 また、 ィ ンターバル制御を用いることにより、 異常信号が発生した場合においても、 制御 不能状態に陥ることを回避することが可能であるため、 プレイアビリティも向上 するデジタル記録データ再生装置が得られる効果がある。
(実施の形態 3 )
以下、 本発明の請求の範囲第 3項ないし請求の範囲第 5項， 請求の範囲第 1 7 項ないし請求の範囲第 2 0項， 請求の範囲第 2 6項ないし請求の範囲第 3 1項に 記載されたデジタル記録データ再生装置に対応する実施の形態 3について、 第 1 3図から第 1 6図を用いて説明する。
第 1 3図において、 図示しない再生手段 （光ピックアップ等） により得られた 光ディスク再生信号をプリアンプ 1で出力振幅を強調した後、 波形等化手段 2で 高域を強調するような補正を施す。 波形等化手段 2は、 ブースト量とカットオフ 周波数を任意に設定できるフィルタで構成される。 例えば、 高次等リ ップルブイ ルタ等である。 波形等化手段 2の出力信号をアナログ信号をデジタル信号に変換 する手段としてのアナログ ·デジタルコンバータ 3により、 多ビットのデジタル 信号に標本化する。 その際、 V C O 4 0により生成されるクロックであって、 再 生信号が有するクロック成分とは非同期のクロックを用いる。 この標本化された 多ビッ トのデジタル信号をオフセット補正手段 4に入力することにより、 再生デ ジタル信号に含まれるオフセッ ト成分を補正する。
このオフセット補正手段 4は、 例えば、 第 2図に示すような構成のものでもよ い。 即ち、 再生デジタル信号の有するオフセット成分を検出するオフセット検出 手段 1 6と、 それにより検出されたオフセット信号を平滑化するための平滑化手 段 1 7と、 平滑化手段 1 7の出力信号を再生デジタル信号より減算する減算手段 1 8により構成されるものである。
オフセット補正手段 4の出力信号は、 オートゲインコントロール 5に入力され ることにより、 再生デジタル信号の振幅が任意の値に調整される。 オートゲイン コントロール 5は、 例えば、 信号波形のエンベロープを検出し、 任意の設定値と エンベロープ信号の差が零になるように制御するものであっても良い。
次に、 ォートゲインコントロール 5の出力信号をトランスバーサルフィルタ 6 に入力して、 パーシャルレスポンス等化を行なう。 ここで、 パーシャルレスポン ス等化は、 例えば、 片面 1層で 4 . 7 Gバイ トのデジタル記録が可能な D V D— R O M (Read Only Memory) では、 第 3 ( c ) 図に示すように、 等化後の波形振 幅が、 5値 （0， 4 X A, 7 X A, - 4 X A, 一 7 X A) に分かれるような P R ( 3， 4， 4 , 3 ) 方式を用いるものとする。 P R ( 3， 4， 4 , 3 ) 方式以外 にも、 多種多様なパーシャルレスポンスの型は存在するが、 特定の方式に限定す るだけでなく、 性能に見合うものが可能であれば、 他の方式を用いても問題はな レ、。 これら再生データの時間方向に相関性を付加するパーシャルレスポンス方式 と、 後述する最尤復号法 （マキシマムライクリフッ ド） の一つであり、 付加した データの相関性を利用して尤も確からしい系列を復調するビタビ復号器とを組合 わせて、 線記録方向の高記録密度再生に有利とされる P R M L信号処理を実現し ている。
上述したように、 P RM L信号処理方式は、再生波形の特性や変調符号により、 様々な組み合わせが存在するため、 各種記録再生系に対して、 適切な方式を選択 することが必要である。 トランスバーサルフィルタ 6は、 有限タップで構成され る、 例えば、 F I R (Finite Impulse response Filter) フィルタである。 この F I Rフィルタによる等化特性は、 タップの重み係数を可変させることで実現さ れるものである。 トランスバーサルフィルタ 6によりパーシャルレスポンス等化 された信号を高次補間フィルタ 7により、 正規の標本化位相における信号に変換 する。
高次補間フィルタ 7は、 例えば、 第 5図に示すようなナイキス ト補間特性に基 づく ものであっても良い。 第 5図に示すようなナイキスト特性において、 チヤネ ルレート （I T) を時間方向に N分割した時の、 各々の振幅値をレジスタに格納 しておき、 位相制御情報に応じて、 それが示す位相の係数を設定するように選択 するレジスタを切替えながら位相補間を行なっていく。 これにより、 非同期に標 本化した再生信号が、 正規の標本化位相と同等の再生等化信号に変換されること になる。
高次補間フィルタ 7は、 第 6図に示すような、 遅延素子 1 9 aから遅延素子 1 9 f と、 乗算素子 2 O aから 2 0 gと、 加算手段 2 1により構成される F I Rフ イノレタであってもよレヽ。
この時、 位相補間を行なうに際して、 ループフィルタ 1 0の出力信号である位 相制御情報を基に、 第 6図に示すような、 レジスタ 2 2 aから 2 2 gに保持され ているフィルタ係数を、 セレクタ 2 3 aから 2 3 gにより切替えながら、 S 1か ら S 7までのタップ係数を設定していく。 ここで、 レジスタ 2 2 aから 2 2 gの 係数は、 第 5図の各位相毎のナイキス ト特性値を N分割、 例えば第 5図に示すよ うに、 a から hまで 8分割し、 さらに 1から 7のエリアを、 第 6図に示す F I R フィルタの各タップに対応させて格納しておく。 例えば、 ループフィルタ 1 0か ら得られる現時点での位相制御情報が、 正規の位相と 1 8 0 ° 異なる標本化位相 であった場合、第 5図に示すエリア 1から 7までの "拿"、即ち eの位相でのフィ ルタ係数が S 1から S 7のタップ係数として設定されることになる。 ここで、 時 間方向の分割数 Nは大きいほど位相制御の精度は向上するが、 分割数 Nの増加は 回路規模の増加に結びつくため、 性能と回路規模が相容れる条件にて設定される ものである。 高次補間フィルタ 7の出力信号は、 タップ重み係数制御手段 8に入 力され、 等化誤差を最小にするようにトランスバーサルフィルタ 6のタップの重 み係数を適応的に制御する。
タップ重み係数制御手段 8は、 例えば、 第 7図に示すような、 最小二乗平均ァ ルゴリズムを用いたものであってもよい。 即ち、 高次補間フィルタ 7の出力信号 から仮判定回路 2 4によりパーシャルレスポンス方式に対応した等化目標値を検 出し、 その等化目標値と高次補間フィルタ 7の出力信号を減算して等化誤差を検 出する等化誤差検出器 2 5と、 等化誤差検出器 2 5の出力信号と、 高次補間ブイ ルタ 7の出力信号との相関を演算する相関器 2 6と、 相関器 2 6の出力をゲイン と同数倍してフィードバックゲインを調整する手段としてのフィードバックゲイ ン調整器 2 7と、 その出力を各タップの重み係数に加算し、 タップ係数を更新す る手段としてのタップ係数更新部 2 8とから構成されるものである。
次に、 高次補間フィルタ 7の出力信号から位相誤差を検出するための位相比較 器 9と、 位相比較器 9から出力される位相誤差信号を平滑化するためのループフ ィルタ 1 0と、 その出力信号を位相制御情報として、 前記高次補間フィルタ 7の フィルタ係数を制御するフィードバックループにより、 デジタル位相同期ループ 1 1を構成する。
以上、 一連の動作により出力された、 正規の位相でのパーシャルレスポンス等 化波形を用いて、 パーシャルレスポンスの型に応じて復号を行なう最尤復号器 1 2を通してデータ復調を行なう。 ここで、 最尤復号器 1 2は、 例えば、 ビタビ復 号器であってもよい。 ビタビ復号器は、パーシャルレスポンスの型にしたがって、 意図的に付加された符号の相関の法則にしたがって、 確率計算を行ない、 尤も確 からしい系列を再現するものである。
また、 アナログ 'デジタルコンバータ 3の標本化クロックを制御する手段は、 高次補間フィルタ 7の出力信号から、 同期パターンのパターン長、 あるいは、 同 期パターンが発生する間隔を検出し、 周期情報に変換することにより周波数誤差 信号を出力する手段としての周波数誤差検出器 1 3と、 周波数誤差検出器 1 3か ら出力される周波数誤差信号を平滑化する手段としての周波数制御用ループフィ ルタ 1 4により構成される、 ラフな周波制御を司る周波数制御手段 3 7と、 周波 数と再生信号に含まれるクロック成分の周波数が近傍まで引き込まれた後に、 ル ープフィルタ 1 0から出力される位相制御情報をモニタし、 その位相制御信号が 位相同期制御不能領域に達する前に、 正常動作範囲に戻るようにクロック周波数 のアップ ·ダウン制御を行なう位相同期維持手段 3 8と、 それら、 周波数のラフ 制御信号とアップ 'ダウン制御信号を基に、 アナログ 'デジタルコンバータ 3に ク口ックを供給する V C O 4 0の発振周波数を制御する V C O制御手段 3 9によ り構成される周波数制御ループにより実現される。
ここで、 周波数制御手段 3 7は、 例えば、 第 9図に示すような構成のものに周 波数制御用ループフィルタ 1 4を接続したものであってもよい。 即ち、 高次補間 ブイノレタ 7の出力信号から信号がゼロレベルをクロスする位置を連続して検出し、 隣接するゼロクロス間の標本数をカウントしてレジスタに保持する手段により構 成されるゼロクロス長検出器 2 9の出力を用いて、 1フレーム以上の特定の期間 をカウントする手段により構成されるフレームカウンタ 3 0で制定された期間内 における、 隣接するゼロクロス長の比率が、 同期パターンの比率、 例えば、 D V D— R OMにおいては、 1 4 ： 4を満足している場合のみ、 カウント値を加算し た最大値を検出してレジスタに保持する手段により構成される同期パターン長検 出器 3 1により再生デジタルデータの線速度周期に反比例する周期情報 1を得る。 また、 同期パターン長により、 ある程度まで周波数を引き込んだ後、 さらに再生 クロックの有するクロック成分の周波数に近づけるために、 同期パターン長検出 器 3 1で同期パターンであると判断された位置で同期パターンフラグを出力し、 次に同期パターンフラグが検出されるまでの間隔をカウントする手段により構成 される同期パターン間隔検出器 3 2により、 同期パターンが発生する周期を検出 し、 例えば、 D V D— R OMでは、 1 4 8 8 T (ここで、 Tは 1チャネルビッ ト を示す） との差を周期情報 2として得る。 これら周期情報 1と周期情報 2により、 周波数制御用のループフィルタ 1 4を介して、 位相同期可能な周波数領域まで V C O 4 0の発振クロックを制御する。
また、 位相同期維持手段 3 8は、 例えば、 第 1 4図に示すような制御方法に基 づく ものであってもよい。 周波数制御手段 3 7により、 位相同期可能な周波数領 域まで V C Oの発振クロックの周波数が引き込まれている場合、 第 1 4 ( a ) 図 に示すような、 ループフィルタ 1 0の出力信号である位相制御信号が、 位相制御 限界に達する前に、 ある任意の位相維持レベルを、 位相の進み方向と遅れ方向の 双方に設けておき、 位相制御信号が、 進み方向の位相維持レベルを超える場合は アップ制御信号を、遅れ方向の位相維持レベルを超える場合はダウン制御信号を、 V C O制御手段 3 9に供給する。 この周波数のアップ ·ダウン制御により、 V C O 4 0の発振クロックの周波数は、 位相同期可能な領域内にとどまるように制御 されるため、 位相の不連続点が存在しない滑らかな位相同期制御が可能となる。 この時、 V C〇4 0の発振周波数の制御は、 第 1 4 ( b ) 図に示すような周波数 曲線を描くことになる。 このような一連の周波数制御を行なうことにより、 再生信号を標本化する際の 非同期なクロックの周波数を、 常に、 デジタル位相同期ループの制御可能範囲内 に維持できることになる。 したがって、 位相同期制御時に不連続点が生じること なく、 安定したデジタル記録データ再生が可能となるだけでなく、 周波数制御と 位相制御を分離して考えることが可能となるため、 発振器の回路及び制御手段も 単純な構成で実現できる。 特に、 V C O等のアナログ回路においては、 経年変化 や性能面でのバラツキがあるため、 その補償回路等が必要となってくるが、 本発 明の制御方式を用いれば、回路構成を簡略化することが可能となり、 コスト削減、 及び低消費電力化に効果がある。
なお、 トランスバーサルフィルタ 6， 高次補間フィルタ 7， タップ重み係数制 御手段 8， 位相比較器 9及びループフィルタ 1 0の代わりに、 第 1 0図のトラン スバーサルフィルタ 6， 位相比較器 9， ループフィルタ 1 0及び位相補間型タツ プ重み係数制御手段 3 3を用いてもよい。
なお、 V C O制御手段 3 9は、 例えば、 第 1 5 ( a ) 図に示すようなものであ つてもよい。 即ち、 周波数制御手段 3 7から出力される周波数ラフ制御信号と、 位相同期維持手段 3 8から出力される周波数アップ ·ダウン制御信号を、 それぞ れデルタ ·シグマ変調器 4 1に入力し、 オーバーサンプリングを利用し、 時間方 向に変調をかけた後、その出力をデジタル ·アナログコンバータ 4 2に入力して、 デジタル制御信号を電圧値に変換する。 変換された電圧値を、 平滑化する手段と しての低域通過型フィルタ 4 3に入力して、 滑らかな V C〇制御電圧に整形し直 すことにより、 本来、 V C O 4 0が持つ発振周波数の最小制御量よりも細かい制 御が可能となる。 その時の、 V C O制御電圧とデルタ ·シグマ変調器 4 1の出力 の関係は、 第 1 5 ( b ) 図に示すようになつている。
再生信号の標本化に用いる非同期なクロックの周波数を、 デジタル位相同期ル ープの制御可能範囲内に維持する際に、 発振器の最小周波数制御分解能が荒く、 アップ ·ダウン制御時に発振周波数が大きく変動する場合においては、 位相同期 ループに乱れが生ずる危険性があつたが、 このように時間方向に変調をかけて発 振器の発振周波数を本来の分解能よりも細かく制御することにより、 アップ ·ダ ゥン時に乱れることなく連続再生が可能となるため、 再生品質が向上する。 なお、 ¥。0制御手段3 9は、 例えば、 第 1 6 ( a ) 図に示すようなものであ つてもよい。 即ち、 周波数制御手段 3 7から出力される周波数ラフ制御信号と、 位相同期維持手段 3 8から出力される周波数アップ ·ダウン制御信号を、 それぞ れデルタ ·シグマ変調器 4 1に入力し、 オーバーサンプリングを利用し、 時間方 向に変調をかけた後、その出力をデジタル 'アナログコンバータ 4 2に入力して、 デジタル制御信号を電圧値に変換する。 変換された電圧値を、 平滑化する手段と しての低域通過型フィルタ 4 3に入力して、 滑らかな V C O制御電圧に整形し直 すことにより、 本来、 V C O 4 0が持つ発振周波数の最小制御量よりも細かい制 御が可能となる。 その際、再生する倍速モードや、ディスク再生時の内外周差等、 再生速度の変化量に応じて、 低域通過型フィルタ 4 3のカットオフ周波数を切替 える手段としてのカツトオフ周波数設定手段 4 4を擁するものである。
ここで、 カットオフ周波数は、 再生クロックの周波数に連動させて変化させて いくことが可能であれば、 さらに性能向上につながる。 その時の、 V C O制御電 圧とデルタ ·シグマ変調器 4 1の出力の関係は、 第 1 6 ( b ) 図に示すようにな つている。 低域通過型フィルタのカットオフ周波数を固定すると、 2倍速で正常 な再生が行なえていたものが、 1倍速、 つまり再生チャネルレートが 2倍の長さ になると、 V C O制御電圧は乱れることになる。 しかしながら、 2倍速再生から 1倍速再生に切替える時点で、 カットオフ周波数を低く設定することにより、 第 1 6 ( b ) 図に示すように、 滑らかな制御が維持できる。 これは、 ディスク再生 時にスピンドルモータの回転数を一定に保つ方式である C A V再生方式において 存在する、 再生速度の内外周差にも同様の効果が得られる。
これにより、 デジタル記録データを再生する際に、 複数の再生速度を補償しな ければならない場合や、 ディスク媒体における内外周差、 即ち内， 外周における 周波数の偏差、 及び記録媒体の種類が異なるため広範囲の周波数制御帯域を有す る場合において、 それぞれの再生速度に適した応答特性を実現できるため、 多種 多様の再生倍速モードに対しても対応することが容易になり、 再生速度が大きく 変化する条件下においても再生特性を維持することが可能なデジタル記録データ 再生装置を得ることができる。 さらに、 デジタルデータ再生装置に占めるアナ口 グ素子を削減でき、 回路構成を単純化した場合にも安定したデータ再生が可能と なるため、 さらなる、 コスト低減につながる効果がある。
(実施の形態 4 )
以下、 本発明の請求の範囲第 6項ないし請求の範囲第 9項， 請求の範囲第 2 1 項ないし請求の範囲第 3 2項に記載されたデジタル記録データ再生装置に対応す る実施の形態 4について、 第 1 7図から第 2 2図を用いて説明する。
第 1 7図において、 図示しない再生手段 （光ピックアップ等） により得られた 光ディスク再生信号をプリアンプ 1で出力振幅を強調した後、 波形等化手段 2で 高域を強調するような補正を施す。 波形等化手段 2は、 例えば、 高次等リップル フィルタ等の， ブースト量とカツトオフ周波数を任意に設定できるフィルタで構 成される。 波形等化手段 2の出力信号をアナログ信号をデジタル信号に変換する 手段としてのアナログ ·デジタルコンバータ 3により、 多ビットのデジタル信号 に標本化する。 その際、 発振器 1 5により生成されるクロックであって、 再生信 号が有するクロック成分とは非同期のクロックを用いる。 この標本化された多ビ ットのデジタル信号と、 高次補間フィルタ 7の出力信号を、 オフセット補正手段 4に入力することにより、 再生デジタル信号に含まれるオフセット成分を補正す る。
オフセット補正手段 4は、例えば、第 1 8図に示すような構成のものでもよい。 即ち、 高次補間フィルタ 7の出力信号から、 信号がゼロレベルをクロスする位置 を検出し、 ゼロクロスフラグを出力する機能により構成されるゼロクロス位置検 出手段 4 5と、 第 1 9図において "·" で示すような、 ゼロクロス位置の標本化 信号については、 第 1 9図に示す、 真の D Cレベルと、 偽の D Cレベルの振幅差 (図中では E )を出力する機能により構成されるゼロクロス振幅出力手段 4 6と、 ゼロクロス位置でない標本化信号については、 その信号の極性に応じて、 ある任 意の値 X、あるいは一 Xを出力する機能により構成される極性値出力手段 4 7と、 ゼロクロス振幅出力手段 4 6と極性値出力手段 4 7の出力信号を、 ゼロクロスフ ラグにより切替えて出力する手段であるセレクタ 4 8により、 オフセット誤差信 号として統合した後、 平滑化するためのオフセット補正用ループフィルタ 4 9に 入力される。 最後に、 減算手段 1 8により、 アナログ ·デジタルコンバータ 3の 出力信号から、 オフセット補正用ループフィルタ 4 9の出力信号を直接減算し、 オフセット補正を行なうものである。
従来の， 信号の符号のみに注目して制御を行なう方法であれば、 高い周波数成 分の D Cレベル変動に追従させるために、 ループゲインを大きぐした場合、 検出 したオフセット情報の不確かさから発生する制御雑音により、 再生信号品質が劣 ィヒしていた。 しかしながら、 第 1 8図に示すようなオフセット補正手段 4を用い れば、 第 1 9図に示す Xの値を、 適切に選ぶことにより、 オフセット誤差量を時 間方向に展開することができるため、 信号の極性だけでは得られなかった、 より 精度良いオフセット誤差信号を検出することが可能となる。 したがって、 従来に 比べると、 ループゲインを大きくしても、 制御雑音が増加しないため、 オフセッ ト補正に伴う再生信号品質の劣化を抑えることが可能となるだけでなく、 より高 い周波数成分を有する D Cレベル変動や、 振幅変調、 及びスクラッチ等により発 生する異常信号に対し、 高い追従性と安定した動作が保証される。 オフセット補 正手段 4の出力信号は、 ォートゲインコントロール 5に入力されることにより、 再生デジタル信号の振幅が任意の値に調整される。 ォートゲインコントロール 5 は、 例えば、 信号波形のエンベロープを検出し、 任意の設定値とエンベロープ信 号の差が零になるように制御するものであっても良い。
次に、 ォートゲインコントロール 5の出力信号をトランスバーサルフィルタ 6 に入力して、 パーシャルレスポンス等化を行なう。 ここで、 パーシャルレスポン ス等化は、 例えば、 片面 1層で 4 . 7 Gバイ トのデジタル記録が可能な D V D— R O M (Read Only Memory) では、 第 3 ( c ) 図に示すように、 等化後の波形振 幅が、 5値 （0， 4 X A, 7 X A , - 4 X A, — 7 X A) に分かれるような P R ( 3， 4 , 4 , 3 ) 方式を用いるものとする。 P R ( 3， 4 , 4， 3 ) 方式以外 にも、 多種多様なパーシャルレスポンスの型は存在するが、 特定の方式に限定す るだけでなく、 性能に見合うものが実現可能であれば、 他の方式を用いても問題 はない。 これら再生データの時間方向に相関性を付加するパーシャルレスポンス 方式と、 後述する最尤復号法 （マキシマムライクリフッド） の一つであり、 付加 したデータの相関性を利用して尤も確からしい系列を復調するビタビ復号器とを 組合わせて、 線記録方向の高記録密度再生に有利とされる P R M L信号処理を実 現している。 上述したように、 P RM L信号処理方式は、 再生波形の特性や変調 符号により、 様々な組み合わせが存在するため、 各種記録再生系に対して、 適切 な方式を選択することが必要である。 トランスバーサルフィルタ 6は、 有限タツ プで構成される、 例えば、 F I R (Finite Impulse response Filter) フィルタ である。 この F I Rフィルタによる等化特性は、 タップの重み係数を可変させる ことで実現されるものである。 トランスバーサルフィルタ 6によりパーシャルレ スポンス等化された信号を高次補間フィルタ 7により、 正規の標本化位相におけ る信号に変換する。 高次補間フィルタ 7は、 例えば、 第 5図に示すようなナイキ スト補間特性に基づくものであっても良い。 第 5図に示すようなナイキスト特性 において、 チャネルレート （1 T) を時間方向に N分割した時の、 各々の振幅値 をレジスタに格納しておき、 位相制御情報に応じて、 それが示す位相の係数を設 定するように選択するレジスタを切替えながら位相補間を行なっていく。 これに より、 非同期に標本化した再生信号が、 正規の標本化位相と同等の再生等化信号 に変換されることになる。
高次補間フィルタ 7は、 第 6図に示すような、 遅延素子 1 9 aから遅延素子 1 9 f と、 乗算素子 2 O aから 2 0 gと、 加算手段 2 1により構成される F I Rフ イノレタであってもよレヽ。
この時、 位相補間を行なうに際して、 ループフィルタ 1 0の出力信号である位 相制御情報を基に、 第 6図に示すような、 レジスタ 2 2 aから 2 2 gに保持され ているフィルタ係数を、 セレクタ 2 3 aから 2 3 gにより切替えながら、 S 1か ら S 7までのタップ係数を設定していく。 ここで、 レジスタ 2 2 aから 2 2 gの 係数は、 第 5図の各位相毎のナイキスト特性値を N分割、 例えば第 5図に示すよ うに、 a から hまで 8分割し、 さらに 1から 7のエリアを、 第 6図に示す F I R フィルタの各タップに対応させて格納しておく。 例えば、 ループフィルタ 1 0か ら得られる現時点での位相制御情報が、 正規の位相と 1 8 0 ° 異なる標本化位相 であった場合、 第 5図に示すエリア 1から 7までの "参"、 即ち eの位相でのフィ ルタ係数が S 1から S 7のタップ係数として設定されることになる。 ここで、 時 間方向の分割数 Nは大きいほど位相制御の精度は向上するが、 分割数 Nの増加は 回路規模の増加に結びつくため、 性能と回路規模が相容れる条件にて設定される ものである。 高次補間フィルタ 7の出力信号は、 タップ重み係数制御手段 8に入 力され、 等化誤差を最小にするようにトランスバーサルフィルタ 6のタップの重 み係数を適応的に制御する。
タップ重み係数制御手段 8は、 例えば、 第 7図に示すような、 最小二乗平均ァ ルゴリズムを用いたものであってもよい。 即ち、 高次補間フィルタ 7の出力信号 から仮判定回路 2 4によりパーシャルレスポンス方式に対応した等化目標値を検 出し、 その等化目標値と高次補間フィルタ 7の出力信号を減算して等化誤差を検 出する等化誤差検出器 2 5と、 等化誤差検出器 2 5の出力信号と、 高次補間ブイ ルタ 7の出力信号との相関を演算する相関器 2 6と、 相関器 2 6の出力をゲイン と同数倍してフィードバックゲインを調整する手段としてのフィードバックゲイ ン調整器 2 7と、 その出力を各タップの重み係数に加算し、 タップ係数を更新す る手段としてのタップ係数更新部 2 8とから構成されるものである。
次に、 高次補間フィルタ 7の出力信号から位相誤差を検出するための位相比較 器 9と、 位相比較器 9から出力される位相誤差信号を平滑化するためのループフ ィルタ 1 0と、 その出力信号を位相制御情報として、 前記高次補間フィルタ 7の フィルタ係数を制御するフィードバックループにより、 デジタル位相同期ループ 1 1を構成する。
以上、 一連の動作により出力された、 正規の位相でのパーシャルレスポンス等 化波形を用いて、 パーシャルレスポンスの型に応じて復号を行なう最尤復号器 1 2を通してデータ復調を行なう。 ここで、 最尤復号器 1 2は、 例えば、 ビタビ復 号器であってもよい。 ビタビ復号器は、パーシャルレスポンスの型にしたがって、 意図的に付加された符号の相関の法則にしたがって、 確率計算を行ない、 尤も確 からしい系列を再現するものである。
また、 アナログ ·デジタルコンバータ 3の標本化ク口ックを制御する手段は、 高次補間フィルタ 7の出力信号から、 同期パターンのパターン長、 あるいは、 同 期パターンが発生する間隔を検出し、 周期情報に変換することにより周波数誤差 信号を出力する手段としての周波数誤差検出器 1 3と、 周波数誤差検出器 1 3か ら出力される周波数誤差信号を平滑化する手段としての周波数制御用ループフィ ルタ 1 4と、 アナログ ·デジタルコンバータ 3にク口ックを供給する発振器 1 5 により構成される周波数制御ループにより実現される。 ここで、 周波数誤差検出器 1 3は、 例えば、 第 9図に示すような構成のもので あってもよい。 即ち、 高次補間フィルタ 7の出力信号から信号がゼロレベルをク ロスする位置を連続して検出し、 隣接するゼロクロス間の標本数をカウントして レジスタに保持する手段により構成されるゼロクロス長検出器 2 9の出力を用い て、 1フレーム以上の特定の期間をカウントする手段により構成されるフレーム カウンタ 3 0で制定された期間内における、 隣接するゼロクロス長の比率が、 同 期パターンの比率、 例えば、 D V D— R OMにおいては、 1 4 ： 4を満足してい る場合のみ、 カウント値を加算した最大値を検出してレジスタに保持する手段に より構成される同期パターン長検出器 3 1により再生デジタルデータの線速度周 期に反比例する周期情報 1を得る。 また、 同期パターン長により、 ある程度まで 周波数を引き込んだ後、 さらに再生ク口ックの有するクロック成分の周波数に近 づけるために、 同期パターン長検出器 3 1で同期パターンであると判断された位 置で同期パターンフラグを出力し、 次に同期パターンフラグが検出されるまでの 間隔をカウントする手段により構成される同期パターン間隔検出器 3 2により、 同期パターンが発生する周期を検出し、 例えば、 D V D— R OMでは、 1 4 8 8 T (ここで、 Tは 1チャネルビットを示す） との差を周期情報 2として得る。 こ れら周期情報 1と周期情報 2により、 位相同期可能な周波数領域まで発振器 1 5 の発振ク口ックを制御する。
このように、オフセット誤差量を時間方向に展開する手法を用いることにより、 信号の極性だけでは得られなかった、 より精度良いオフセット誤差信号を検出す ることが可能となる。
したがって、 従来に比べると、 ループゲインを大きくしても、 制御雑音が増加 しないため、 オフセット補正に伴う再生信号品質の劣化を抑えることが可能とな るだけでなく、 より高い周波数成分を有する D Cレベル変動や、 振幅変調、 及び スクラッチ等により発生する異常信号に対し、 高い追従性と安定した動作が保証 される。 これにより、 異常条件下での再生時にもプレイアビリティの向上が可能 となる。
即ち、 信号波形にァシンメ トリが存在するだけでなく、 スクラッチやディフエ クト等により引き起こされる、 急激な振幅変調やオフセットレベル変動等が起こ る可能性を有する光ディスク系のデジタルデータ再生において、 記録変調符号の 特徴を生かした符号極性成分によるオフセット補正と、 ゼロクロス近傍の標本化 位相における振幅成分によるオフセット補正の比率を適応的に変化させることに より、 制御状況に応じて最適なオフセッ ト補正が可能となるため、 スクラッチや ディフエクト等により引き起こされる異常信号に対しての追従性、 及び復旧性能 が向上する。 また、 周波数引き込みや位相同期引き込み制御に対しても有利な状 況となるため、 シーク後の高速な位相同期引き込みが可能となる。
なお、 トランスバーサルフィルタ 6， 高次補間フィルタ 7， タップ重み係数制 御手段 8， 位相比較器 9及びループフィルタ 1 0の代わりに、 第 1 0図のトラン スバーサルフィルダ 6， 位相比較器 9， ループフィルタ 1 0及び位相補間型タツ プ重み係数制御手段 3 3を用いてもよい。
なお、 オフセット補正手段 4は、 第 2 0図に示すような構成のものであっても よい。 即ち、 高次補間フィルタ 7の出力信号から、 信号がゼロレベルをクロスす る位置を検出し、 ゼロクロスフラグを出力する機能により構成されるゼロクロス 位置検出手段 4 5と、 第 1 9図において "參" で示すような、 ゼロクロス位置の 標本化信号については、 第 1 9図に示す、 真の D Cレベルと、 偽の D Cレベルの 振幅差 （図中では E ) を出力する機能により構成されるゼロクロス振幅出力手段 4 6と、ゼロクロス位置でない標本化信号については、その信号の極性に応じて、 ある任意の値 X、 あるいは一 Xを出力する機能により構成される極性値出力手段 4 7を有し、 極性値出力手段 4 7の出力信号に対して、 ゲイン調整手段 5 0によ り、 任意のゲインが設定できるものである。
つまり、 第 1 9図で示す Xが、 任意の値に設定可能となるため、 ゼロクロス位 置における振幅誤差量との比率を変えることにより、 オフセット補正制御を、 ゼ 口クロス振幅出力手段 4 6と極性値出力手段 4 7の出力信号のどちらを主として 制御するかを調整することが可能となる。 ゼロクロス振幅出力手段 4 6の出力信 号を主とした場合は、 位相同期引き込み後の D Cレベル変動に対し有利な制御が 行なえるが、 位相同期引き込みが崩れた場合には、 同時にオフセット補正制御も 崩れる。 反対に、 極性値出力手段 4 7の出力信号を主とした場合は、 制御雑音は 大きくなるが、 高速かつ確実にオフセット補正を行なうことが可能である。 以上のようにして得られた、 ゼロクロス振幅出力手段 4 6とゲイン調整手段 5 0の出力信号を、 ゼロクロフラグにより切替えて出力する手段であるセレクタ 4 8により、 オフセット誤差信号として統合した後、 平滑化するためのオフセット 補正用ループフィルタ 4 9に入力される。 最後に、 減算手段 1 8により、 アナ口 グ .デジタルコンバータ 3の出力信号からオフセット補正用ループフィルタ 4 9 の出力信号を直接減算し、 オフセット補正を行なうものである。
このように、 ゼロクロス振幅出力手段と極性値出力手段の出力信号のどちらを 主とするかにより、 制御に、 応答速度や、 制御雑音等の面で、 様々なバリエーシ ョンを持たすことが可能となるため、異なる記録媒体の再生や、波形条件により、 それらの条件に適したオフセット補正が可能となる。
なお、 オフセット補正手段 4は、 第 2 1図に示すような構成のものであっても よい。 高次補間フィルタ 7の出力信号から、 信号がゼロレベルをクロスする位置 を検出し、 ゼロクロスフラグを出力する機能により構成されるゼロクロス位置検 出手段 4 5と、 第 1 9図において "·" で示すような、 ゼロクロス位置の標本化 信号については、 第 1 9図に示す、 真の D Cレベルと、 偽の D Cレベルの振幅差 (図中では E )を出力する機能により構成されるゼロクロス振幅出力手段 4 6と、 ゼロクロス位置でない標本化信号については、 その信号の極性に応じて、 ある任 意の値 X、 あるいは _ Xを出力する機能により構成される極性値出力手段 4 7を 有し、 極性値出力手段 4 7の出力信号に対して、 ゲイン調整手段 5 0により、 任 意のゲインが設定できるものである。 また、 ゲイン調整手段 5 0を制御する手段 として、 モード制御手段 5 1を有する構成になっている。 モード制御手段 5 1に より、 例えば、 シーク時は、 応答性能を上げるため、 極性値出力手段 4 7の出力 信号を主として制御するモードにし、 位相同期引き込みを行なった時点で、 ゼロ クロス振幅出力手段 4 6の出力信号を主として制御するモードに切替えることが 可能となる。 以上のようにして得られた、 ゼロクロス振幅出力手段 4 6とゲイン 調整手段 5 0の出力信号を、 ゼロクロフラグにより切替えて出力する手段である セレクタ 4 8により、 オフセット誤差信号として統合した後、 平滑化するための オフセット補正用ループフィルタ 4 9に入力される。 最後に、 減算手段 1 8によ り、 アナログ ·デジタルコンバータ 3の出力信号からオフセッ ト捕正用ループフ ィルタ 4 9の出力信号を直接減算し、 オフセット補正を行なうものである。
このように制御モードに応じて、 オフセット補正制御の特徴を切替えることに より、 再生信号の精度よりもレベル変動への追従性が必要となるシーク時には、 符号の極性を主として制御を行ない、 再生信号の精度が必要である連続データの 再生時には、 ゼロクロス振幅を主として制御を行なうという、 状況に応じて最適 なオフセット補正が可能となる。 また、 制御の収束性にも関わってくるため、 シ ーク後の高速な位相同期引き込みが可能となる。
なお、 オフセット補正手段 4は、 第 2 2図に示すような構成のものであっても よい。
高次補間フィルタ 7の出力信号から、 信号がゼロレベルをクロスする位置を検 出し、 ゼロクロスフラグを出力する機能により構成されるゼロクロス位置検出手 段 4 5と、 第 1 9図において "·" で示すような、 ゼロクロス位置の標本化信号 については、 第 1 9図に示す、 真の D Cレベルと、 偽の D Cレベルの振幅差 （図 中では E ) を出力する機能により構成されるゼロクロス振幅出力手段 4 6と、 ゼ 口クロス位置でない標本化信号については、 その信号の極性に応じて、 ある任意 の値 X、 あるいは一 Xを出力する機能により構成される極性値出力手段 4 7を有 し、 極性値出力手段 4 7の出力信号に対して、 ゲイン調整手段 5 0により、 任意 のゲインが設定できるものである。 また、 疑似位相同期状態で制御が安定した場 合に、 正常な位相同期状態に復旧させる手段として、 カウンタ 5 2により設定さ れる任意の一定時間において、 極性値出力手段 4 7の出力信号を累積加算手段 5 3により加算し、 疑似位相同期判定手段 5 4により、 その出力信号レベルをモニ タし、 疑似位相同期状態であるか否かを判定する。 疑似位相状態であると判断さ れた場合には、 ゲイン調整手段 5 0を用いて、 符号の極性成分によるオフセット 補正を強化することにより、 正常位相同期状態に復旧させる構成になっている。 以上のようにして得られた、 ゼロクロス振幅出力手段 4 6とゲイン調整手段 5 0 の出力信号を、 ゼロクロフラグにより切替えて出力する手段であるセレクタ 4 8 により、 オフセット誤差信号として統合した後、 平滑化するためのオフセッ ト補 正用ループフィルタ 4 9に入力される。最後に、減算手段 1 8により、アナログ · デジタルコンバータ 3の出力信号からオフセット補正用ループフィルタ 4 9の出 力信号を直接減算し、 オフセット補正を行なうものである。
このような構成をとることにより、 スクラッチやディフエク ト等により発生す る、 急激なオフセットレベル変動や振幅変調をきつかけとして疑似位相同期が発 生した場合においても、 早期に自己修復し本来の位相同期状態に復帰することが 可能となるため、 プレイアビリティの向上が図れるデジタル記録データ再生装置 が得られる効果がある。 産業上の利用の可能性
以上のように、 本発明にかかるデジタル記録データ再生装置は、 光ディスクに 記録されたデジタル記録データを再生するデジタル記録データ再生装置の再生系 において、 再生されたデジタル記録データの位相等化を行う部分に用いるのに適 している。

Claims

請 求 の 範 囲
1 . 記録媒体の再生信号を、 該信号に含まれるクロック成分の位相とは非同期 にデジタルデータに標本化するアナログ ·デジタル変換手段と、
該標本化された信号からオフセット成分および振幅を補正するデジタルデータ 補正手段と、
該補正がなされた信号にパーシャルレスポンス等化を行なう等化ブイルタと、 該パーシャルレスポンス等化された信号から正規の標本化位相における信号を 補間により再生する補間フィルタと、
該補間フィルタの出力信号に基づき前記等化フィルタのフィルタ係数を等化誤 差が最小になるように適応的に制御するフィルタ係数制御手段と、
前記補間フィルタの出力信号に基づき位相誤差を検出し前記補間フィルタのフ ィルタ係数を更新する位相同期ループと、
前記補間フィルタの出力信号を前記等化フィルタで等化したパーシャルレスポ ンスの型に応じて最尤復号を行なうことによりデータ復調を行なう最尤復号器と を備えたことを特徴とするデジタル記録データ再生装置。
2 . 記録媒体の再生信号を、 該信号に含まれるクロック成分の位相とは非同期 にデジタルデータに標本化するアナログ ·デジタル変換手段と、
該標本化された信号からオフセッ ト成分および振幅を補正するデジタルデータ 補正手段と、
該補正がなされた信号にパーシャルレスポンス等化を行なう等化フィルタと、 前記等化フィルタの出力信号に基づき位相誤差を検出する位相同期ループと、 該等化フィルタの出力信号に基づき前記等化フィルタのフィルタ係数を等化誤 差が最小になるように適応的に制御するとともに前記位相同期ループの出力に基 づき位相誤差をなくするようにフィルタ係数を制御するフィルタ係数制御手段と、 前記等化フィルタで等化したパーシャルレスポンスの型に応じて最尤復号を行 なうことによりデ一タ復調を行なう最尤復号器とを備えたことを特徴とするデジ タル記録データ再生装置。
3 . 請求の範囲第 1項または第 2項記載のデジタル記録データ再生装置におい て、
前記記録媒体の再生信号に含まれるクロック信号とは位相が非同期のクロック を発生するクロック発生手段と、
前記位相同期ループの出力に基づいて前記ク口ック発生手段が発生するクロッ クの周波数を制御する周波数制御手段と、
前記位相同期ループの出力に基づいて前記ク口ック発生手段が発生するクロッ クの位相が同期状態を維持するように制御を行う位相同期維持手段とを備えたこ とを特徴とするデジタル記録データ再生装置。
4 . 請求の範囲第 3項記載のデジタル記録データ再生装置において、
前記周波数制御手段および前記位相同期維持手段からの制御信号に対しデル タ ·シグマ変調を行うデルタ ·シグマ変調手段と、
該デルタ · シグマ変調手段の出力信号の高域成分を除去する低域通過型フィル タとを備えたことを特徴とするデジタル記録データ再生装置。
5 . 請求の範囲第 4項記載のデジタル記録データ再生装置において、
前記低域通過型フィルタの時定数を変化させる時定数可変手段を備えたことを 特徴とするデジタル記録データ再生装置。
6 . 請求の範囲第 1項または第 2項記載のデジタル記録データ再生装置におい て、
前記デジタルデータ補正手段は、 オフセット調整を行う際に、 標本化された波 形のセンターラインがゼロレベルとクロスするポィントに関してはそのポィント の振幅成分を加算し、 それ以外の符号が確定しているポイントに関しては、 再生 符号に従ってその極性に応じた所定値を加算するものであることを特徴とするデ ジタル記録データ再生装置。
7 . 請求の範囲第 1項または第 2項記載のデジタル記録データ再生装置におい て、
前記デジタルデータ補正手段は、 オフセット調整を行う際に、 標本化された波 形のセンターラインがゼロレベルとクロスするポィントに関してはそのポィント の振幅成分を加算し、 それ以外の符号が確定しているポイントに関しては、 再生 符号に従ってその極性に応じた値を加算するものであり、 かつその加算値をシー ク動作時とそれ以外とで異ならせることを特徴とするデジタル記録データ再生装
8 . 請求の範囲第 7項記載のデジタル記録データ再生装置において、
前記デジタルデータ補正手段は、シーク動作時には前記加算値の値を大きく し、 位相同期状態には前記加算値の値を小さくすることを特徴とするデジタル記録デ ータ再生装置。
9 . 請求の範囲第 1項または第 2項記載のデジタル記録データ再生装置におい て、
前記デジタルデータ補正手段は、 オフセット調整を行う際に、 標本化された波 形の各ポイントでの所定時間分の累積加算値をモニタし、 その直流分の誤差量を 離散的に直流分にフィードパックするものであることを特徴とするデジタル記録 データ再生装置。
1 0 . 請求の範囲第 2項記載のデジタル記録データ再生装置において、
前記フィルタ係数制御手段は、 位相同期引き込みを行った後、 パーシャルレス ポンス等化を連続的に行い、 かつそのループゲインを位相同期ループに比し十分 低く設定し、 その後等化誤差が小さくなると間欠的な制御動作に切り替えること を特徴とするデジタル記録データ再生装置。
1 1 . 記録媒体からの再生信号の出力振幅を強調するプリアンプと、
該強調された信号の所定の周波数帯域を強調する波形等化手段と、
発振器で生成されるクロックにより、 該等化された信号を該信号に含まれるク ロック成分の位相とは非同期に多ビッ トのデジタルデータに標本化するアナ口 グ ·デジタル変換手段と、
該標本化された信号からオフセット成分を低減するオフセット補正手段と、 該出力信号の振幅を所要のレベルに調整するォートゲインコントロール手段と、 該振幅調整がなされた信号にパーシャルレスポンス等化を行なう トランスパー サノレフイノレタと、
該パーシャルレスポンス等化された信号から正規の標本化位相における信号を 高次補間により再生する高次補間フィルタと、
該補間出力信号から前記トランスバーサルフィルタのタップの重み係数を等化 誤差が最小になるように適応的に制御するタップ重み係数制御手段と、
前記補間出力信号から位相誤差を検出するための位相比較器と、
該位相誤差信号を平滑化するためのループフィルタと、
前記補間出力信号を前記トランスバーサルフィルタで等化したパーシャルレス ポンスの型に応じて最尤復号を行なうことによりデータ復調を行なう最尤復号器 とを備え、
非同期に標本化した信号をパーシャルレスポンス等化し、 位相補間型のデジタ ルフェーズ口ックドループにより位相同期を補償し、 データ復調を行なうことを 特徴とするデジタル記録データ再生装置。
1 2 . 記録媒体からの再生信号の出力振幅を強調するプリアンプと、
該強調された信号の所定の周波数帯域を強調する波形等化手段と、
発振器で生成されるクロックにより、 該等化された信号を該信号に含まれるク 口ック成分の位相とは非同期に多ビットのデジタルデータに標本化するアナ口 グ ·デジタル変換手段と、
該標本化された信号からオフセット成分を低減するオフセット補正手段と、 該出力信号の振幅を所要のレベルに調整するォートゲインコントロール手段と、 トランスバーサルフィルタと高次補間フィルタとの機能を併せ持ち、 前記振幅 調整がなされた信号にパーシャルレスポンス等化を行ない、 該パーシャルレスポ ンス等化された信号から正規の標本化位相における信号を高次補間により再生す る位相補間型トランスバーサルフィルタと、
該出力信号から位相誤差を検出する位相比較器と、
該位相誤差信号を平滑化して位相情報を得るためのループフィルタと、 該位相情報及び前記位相補間型トランスバーサルフィルタの出力信号から、 等 化誤差が最小であり、 かつ正規の標本化信号を再現するための、 前記位相補間型 トランスバーサルフィルタのタツプの重み係数設定を設定するタップ重み係数設 定手段と
前記補間出力信号を前記位相補間型トランスバーサルフィルタで等化したパー シャルレスポンスの型に応じて最尤復号を行なうことによりデータ復調を行なう 最尤復号器とを備え、 パーシャルレスポンス等化とデジタルフェーズ口ックドノレープを同一のフィノレ タで実現したことを特徴とするデジタル記録データ再生装置。
1 3 . 請求の範囲第 1 2項記載のデジタル記録データ再生装置において、 前記タップ重み係数設定手段は、
位相方向に分割化された各位相毎のフィルタ係数を有し、
前記ループフィルタより出力される位相情報にしたがって該位相制御用のフィ ルタ係数を更新し、
前記位相補間型トランスバーサルフィルタの出力信号を基に、 等化誤差を最小 にするようにパーシャルレスポンス等化用のフィルタ係数を更新し、
該位相制御用フィルタ係数と、 該パーシャルレスポンス等化用フィルタ係数を 重畳することにより、 前記位相補間型トランスバーサルフィルタのタップの重み 係数を設定することを特徴とするデジタル記録データ再生装置。
1 4 . 請求の範囲第 1 2項記載のデジタル記録データ再生装置において、 前記タップ重み係数設定手段は、
前記トランスバーサルフィルタの出力信号に基づきパーシャルレスポンス方式 に対応した等化目標値を検出する仮判定回路と、
該等化目標値と前記高次補間フィルタの出力信号とに基づき等化誤差を検出す る等化誤差検出器と、
前記等化誤差と前記高次補間フィルタの出力信号との相関を検出する相関器と、 該相関器の出力をゲインと同数倍してフィードバックゲインを調整するフィー ドバックゲイン調整器と、
該フィ一ドバックゲイン調整器の出力を各タップの重み係数に加算しタツプ係 数を更新するタップ係数更新部と、
ナイキスト特性のチャネルレートを時間方向に分割したときの各々の振幅値を 各タップに対応させて格納する第 1のレジスタと、
前記第 1のレジスタに格納された各タップぉよぴ各位相でのナイキスト補間係 数と前記タップ係数更新部から出力されるパーシャルレスポンス等化用のタップ の重み係数を重畳するタップ係数畳み込み手段と、
初段の遅延素子に前記パーシャルレスポンス等化がなされた信号が入力される、 相互に直列接続された， 。単位遅延時間の遅延量を有する複数個の遅延素子と、 該複数個の単位遅延素子の中の初段の遅延素子の入力、 遅延素子同士の接続点 および最終段の遅延素子の出力に対応して設けられた乗算器と、
該乗算器の出力の総和をとり本タップ重み係数設定手段の出力を生成する加算 器と、 。 前記乗算器に対応して設けられた第 2のレジスタと、
前記タップ係数畳み込み手段の出力に基づき前記第 2のレジスタの値を更新す るレジスタ値更新手段と、
前記第 2のレジスタに対応して設けられ前記ループフィルタの出力位相情報に 応じて前記第 2のレジスタに格納された振幅値を選択し対応する前記乗算器に出 力するセレクタとを備えたものであることを特徴とするデジタル記録データ再生
1 5 . 請求の範囲第 1 2項記載のデジタル記録データ再生装置において、 前記トランスバーサルフィルタの出力から周波数誤差を検出する周波数誤差検 出器と、
該検出された周波数誤差を平滑し前記発振器に制御信号として与える周波数制 御用ループフィルタとをさらに備え、
前記周波数誤差が所定値以下となった状態で前記周波数制御用ループフィルタ を含む周波数制御用ループのゲインを低下せしめて、 周波数引き込み制御から位 相同期引き込み制御に移行し、
同期パターンが所定数検出された場合に前記位相比較器を含む位相制御用ルー プのループゲインを低下せしめて、 前記位相補間型タップ重み係数制御手段によ るパーシャルレスポンス適応自動等化制御に移行し、
該パーシャルレスポンス適応自動等化制御による等化誤差が所定値以下となつ た状態で、 等化誤差量の累積加算値を離散的にタップの重み係数に反映させるィ ンタ一バル制御型パーシャルレスポンス適応自動等化制御に移行することを特徴 とするデジタル記録データ再生装置。
1 6 . 請求の範囲第 1 2項に記載のデジタル記録データ再生装置において、 前記タップ重み係数設定手段は、 前記位相制御用フィルタ係数の更新時のフィードバックゲインを、 前記パーシ ャルレスポンス等化用フィルタ係数の更新時のフィードバックゲインょりも充分 に大きく設定し、 前記パーシャルレスポンス等化用フィルタ係数を離散的に更新 するものであることを特徴とするデジタル記録データ再生装置。
1 7 . 記録媒体からの再生信号の出力振幅を強調するプリアンプと、
該強調された信号の所定の周波数帯域を強調する波形等化手段と、
発振器で生成されるクロックにより、 該等化された信号を該信号に含まれるク ロック成分の位相とは非同期に多ビットのデジタルデータに標本化するアナ口 グ ·デジタル変換手段と、
該標本化された信号からオフセット成分を低減するオフセット補正手段と、 該出力信号の振幅を所要のレベルに調整するォートゲインコントロール手段と、 該振幅調整がなされた信号にパーシャルレスポンス等化を行なう トランスバー サノレフイノレタと、
該パーシャルレスポンス等化された信号から正規の標本化位相における信号を 高次補間により再生する高次補間フィノレタと、
該補間出力信号から前記トランスパーサルフィルタのタップの重み係数を等化 誤差が最小になるように適応的に制御するタップ重み係数制御手段と、
前記補間出力信号から位相誤差を検出するための位相比較器と、
該位相誤差信号を平滑化するためのループフィルタと、
前記補間出力信号を前記トランスバーサルフィルタで等化したパーシャルレス ポンスの型に応じて最尤復号を行なうことによりデータ復調を行なう最尤復号器 とを備えるとともに、
前記発振器の出力クロックの周波数を制御する手段として、
記録データに含まれる同期パターンの周期と該同期パターンの検出される時間 幅を基に制御を行なう周波数制御手段と、
周波数と再生信号に含まれるクロック成分の周波数が近傍まで引き込まれた後 に、 前記ループフィルタの制御範囲をモニタし、 該位相制御信号が位相同期制御 不能領域に達する前に、 正常動作範囲に戻るようにクロック周波数のアップ ·ダ ゥン制御を行なう位相同期維持手段と、 前記周波数制御手段の出力信号及び前記位相同期維持手段の出力信号を基に、 前記発振器を制御するための発振器制御手段とを備えたことを特徴とするデジタ ル記録データ再生装置。
1 8 . 請求の範囲第 1 7項記載のデジタル記録データ再生装置において、 前記発振器制御手段は、
前記位相同期維持手段によるアップ ·ダウン制御時に、 該制御信号を変調する デルタ ·シグマ変調器と、
該出力信号を平滑化する低域通過型フィルタとを備え、
該出力信号により前記発振器を制御するものであることを特徴とするデジタル 記録データ再生装置。
1 9 . 請求の範囲第 1 8項記載のデジタル記録データ再生装置において、 前記低域通過型フィルタのカツ トオフ周波数を、 デジタル記録データの再生速 度に応じて切替えるカツトオフ周波数可変手段をさらに備えたものであることを 特徴とするデジタル記録データ再生装置。
2 0 . 請求の範囲第 1 1項， 第 1 2項または第 1 7項のいずれかに記載のデジ タル記録データ再生装置において、
前記オフセット補正手段は、
前記標本化された信号が有するオフセット成分を検出するオフセット検出手段' と、
該検出されたオフセット成分を平滑化する平滑化手段と、
該平滑化された信号を前記標本化された信号より減算する減算手段とを備えた ものであるこ を特徴とするデジタル記録データ再生装置。
2 1 . 記録媒体からの再生信号の出力振幅を強調するプリアンプと、
該強調された信号の所定の周波数帯域を強調する波形等化手段と、
発振器で生成されるクロックにより、 該等化された信号を該信号に含まれるク ロック成分の位相とは非同期に多ビッ トのデジタルデータに標本化するアナ口 グ ·デジタル変換手段と、
該標本化された信号からオフセット成分を低減するオフセット補正手段と、 該出力信号の振幅を所要のレベルに調整するォートゲインコント口ール手段と、 該振幅調整がなされた信号にパーシャルレスポンス等化を行なう トランスバー サルフィルタと、
該パーシャルレスポンス等化された信号から正規の標本化位相における信号を 高次補間により再生する高次補間フィルタと、
該補間出力信号から前記トランスバーサルフィルタのタツプの重み係数を等化 誤差が最小になるように適応的に制御するタップ重み係数制御手段と、
前記補間出力信号から位相誤差を検出するための位相比較器と、
該位相誤差信号を平滑化するためのループフィルタと、
前記捕間出力信号を前記トランスパーサルフィルタで等化したパーシャルレス ポンスの型に応じて最尤復号を行なうことによりデータ復調を行なう最尤復号器 とを備え、
非同期に標本化した信号をパーシャルレスポンス等化し、 位相補間型のデジタ ルフェーズロックドループにより位相同期を補償し、 データ復調を行なうととも に、
前記オフセット補正手段は前記高次補間フィルタの出力を参照してオフセット 補正を行うことを特徴とするデジタル記録データ再生装置。
2 2 . 請求の範囲第 2 1項記載のデジタル記録データ再生装置において、 前記オフセット補正手段は、
前記高次補間フィルタの出力信号がゼ口クロスする位置の標本化信号にっレ、て は、 その振幅方向の成分を出力するゼロクロス振幅出力手段と、
ゼロクロス位置でない標本化信号に関しては、 該信号の符号の極性に応じて一 定量の極性が異なる値を出力する極性値出力手段と、
前記ゼロクロス振幅出力手段の出力信号及び前記極性値出力手段の出力信号を 平滑化するためのオフセット補正用ループフィルタと、
該出力信号を前記アナログ ·デジタルコンバータの出力信号から直接減算する ことにより、 オフセット除去を施すオフセット除去手段とを備えたものであるこ とを特徴とするデジタル記録データ再生装置。
2 3 . 請求の範囲第 2 2項記載のデジタル記録データ再生装置において、 前記オフセッ ト補正手段は、 前記極性値出力手段の出力値を可変し、 前記ゼロクロス振幅出力手段の出力値 との比率を調整する極性値出力可変手段を備えたものであることを特徴とするデ ジタル記録データ再生装置。
2 4 . 請求の範囲第 2 2項記載のデジタル記録データ再生装置において、 前記オフセット補正手段は、
シーク時には、 前記極性値出力手段の出力値を前記ゼロクロス振幅出力手段の 出力値に比べて大きくし、 連続データ再生時には、 前記極性値出力手段の出力値 を前記ゼロクロス振幅出力手段の出力値に比べて小さくすることにより、 デジタ ル記録データ再生装置の動作状況に応じて出力値を切り替える出力値切替手段を 備えたものであることを特徴とするデジタル記録データ再生装置。
2 5 . 請求の範囲第 2 2項記載のデジタル記録データ再生装置において、 前記オフセット補正手段は、
一定の時間をカウントするカウンタと、
前記力ゥンタから出力されるフラグ間の前記極性値出力手段の出力値と前記ゼ 口クロス振幅出力手段の出力値を累積加算する累積加算手段と、
該出力信号を前記カウンタから出力されるフラグのタイミングで、 累積加算手 段の出力をモニタし、 疑似位相同期状態であると判断された場合は、 前記極性値 出力手段の比率を高くした制御に切替え、 正常位相同期状態に復帰させる累積加 算結果モニタ手段とを備えたものであることを特徴とするデジタル記録データ再 生装置。
2 6 . 請求の範囲第 1 1項， 第 1 2項， 第 1 7項， 第 2 1項のいずれかに記載 のデジタル記録データ再生装置において、
前記トランスバーサルフィルタは、
前記初段の遅延素子に前記振幅調整がなされた信号が入力される、 相互に直列 接続された， 単位遅延時間の遅延量を有する複数個の遅延素子と、
該複数個の単位遅延素子の中の初段の遅延素子の入力、 遅延素子同士の接続点 および最終段の遅延素子の出力に対応して設けられた乗算器と、
該乗算器の出力の総和をとり本フィルタの出力を生成する加算器とを備え、 前記乗算器の他方の入力に入力する重み係数を可変させることで所要の等化特 性を実現することを特徴とするデジタル記録データ再生装置。
2 7 . 請求の範囲第 1 1項， 第 1 7項， 第 2 1項のいずれかに記載のデジタル 記録データ再生装置において、
前記高次補間フィルタは、
初段の遅延素子に前記パーシャルレスポンス等化がなされた信号が入力され、 相互に直列接続された， 単位遅延時間の遅延量を有する複数個の遅延素子と、 該複数個の単位遅延素子の中の初段の遅延素子の入力、 遅延素子同士の接続点 および最終段の遅延素子の出力に対応して設けられた乗算器と、
該乗算器の出力の総和をとり本フィルタの出力を生成する加算器とを備え、 前記乗算器の他方の入力に入力する重み係数を可変させることで所要の等化特 性を実現することを特徴とするデジタル記録データ再生装置。
2 8 . 請求の範囲第 2 7項記載のデジタル記録データ再生装置において、 前記高次補間フィルタは、
ナイキスト特性に基づき補間を行うものであることを特徴とするデジタル記録 データ再生装置。
2 9 . 請求の範囲第 2 7項記載のデジタル記録データ再生装置において、 前記高次補間フィルタは、
前記乗算器に対応して設けられ、 ナイキスト特性のチャネルレートを時間方向 に分割したときの各々の振幅値を格納するレジスタと、
前記レジスタに対応して設けられ前記ループブイルタの出力位相情報に応じて 前記レジスタに格納された振幅値を選択し対応する前記乗算器に出力するセレク タとを備えたものであることを特徴とするデジタル記録データ再生装置。
3 0 . 請求の範囲第 1 1項， 第 1 7項， 第 2 1項のいずれかに記載のデジタル 記録データ再生装置において、
前記タップ重み係数制御手段は、
最小二乗平均アルゴリズムにより前記トランスバーサルフィルタの重み係数を 決定するものであることを特徴とするデジタル記録データ再生装置。
3 1 . 請求の範囲第 3 0項記載のデジタル記録データ再生装置において、 前記タップ重み係数制御手段は、
'ヽ 前記高次補間フィルタの出力信号に基づきパーシャルレスポンス方式に対応し た等化目標値を検出する仮判定回路と、
該等化目標値と前記高次補間フィルタの出力信号とに基づき等化誤差を検出す る等化誤差検出器と、
前記等化誤差と前記高次補間フィルタの出力信号との相関を検出する相関器と、 該相関器の出力をゲインと同数倍してフィードバックゲインを調整するブイ一 ドバックゲイン調整器と、
該フィ一ドバックゲイン調整器の出力を各タップの重み係数に加算しタップ係 数を更新するタップ係数更新部とを備えたものであることを特徴とするデジタル 記録データ再生装置。
3 2 . 請求の範囲第 1 5項記載のデジタル記録データ再生装置において、 前記周波数誤差検出器は、
前記高次補間フィルタの出力信号がゼロレベルとクロスする間隔を検出するゼ 口クロス長検出器と、
隣接するゼロクロス長の比率に基づきこれが所定の同期パターン長と一致して いるか否かを検出し、 前記記録媒体の再生速度を反映した第 1の周期情報を得る 同期パターン長検出器と、
前記同期パターンが検出されるまでの間隔を検出し、 これと所定の期間とに基 づく第 2の同期情報を検出する同期パターン間隔検出器とを備えたものであるこ とを特徴とするデジタル記録データ再生装置。
PCT/JP2001/000235 2000-01-17 2001-01-17 Appareil d'enregistrement/reproduction numeriques de donnees WO2001054125A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/936,513 US6674707B2 (en) 2000-01-17 2001-01-17 Digital recorded data reproducing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-8021 2000-01-17
JP2000008021A JP3486145B2 (ja) 2000-01-17 2000-01-17 デジタル記録データ再生装置

Publications (1)

Publication Number Publication Date
WO2001054125A1 true WO2001054125A1 (fr) 2001-07-26

Family

ID=18536361

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/000235 WO2001054125A1 (fr) 2000-01-17 2001-01-17 Appareil d'enregistrement/reproduction numeriques de donnees

Country Status (7)

Country Link
US (1) US6674707B2 (ja)
JP (1) JP3486145B2 (ja)
KR (1) KR100490498B1 (ja)
CN (1) CN100405489C (ja)
ID (1) ID30337A (ja)
TW (1) TW591617B (ja)
WO (1) WO2001054125A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019556A2 (en) * 2001-08-21 2003-03-06 Seagate Technology Llc Method and apparatus for selecting equalization targets
US7272090B2 (en) * 2002-05-17 2007-09-18 Samsung Electronics Co., Ltd. Device and method for compensating for tilt
US11603107B2 (en) 2018-06-12 2023-03-14 Autostore Technology AS Unloading arrangement and unloading station, as well as method of unloading an item from a storage container

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647761B2 (ja) * 2001-03-07 2005-05-18 富士通株式会社 データ再生方法及びデータ再生装置並びに光磁気ディスク装置
US7286311B1 (en) * 2001-05-07 2007-10-23 Marvell International Ltd. Thermal asperity compensation in perpendicular recording
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7245658B2 (en) * 2001-09-05 2007-07-17 Mediatek, Inc. Read channel apparatus for an optical storage system
JP4100899B2 (ja) * 2001-12-17 2008-06-11 富士通株式会社 期待値生成ユニット及びデータ再生装置
CN1235217C (zh) * 2001-12-26 2006-01-04 日本胜利株式会社 重放装置
JP4109003B2 (ja) * 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法
US7035343B2 (en) * 2002-01-31 2006-04-25 Qualcomm Inc. Closed loop transmit diversity antenna verification using trellis decoding
WO2003077248A1 (fr) * 2002-03-11 2003-09-18 Matsushita Electric Industrial Co., Ltd. Appareil de traitement de signal et procede de traitement de signal
US7050521B1 (en) * 2002-05-13 2006-05-23 Analog Devices, Inc. Frequency assisted digital timing recovery
JP4145583B2 (ja) * 2002-07-02 2008-09-03 シャープ株式会社 信号伝送方法、信号伝送システム、論理回路、及び液晶駆動装置
US7110338B2 (en) * 2002-08-06 2006-09-19 Matsushita Electric Industrial Co., Ltd. Apparatus and method for fingerprinting digital media
JP2004079015A (ja) * 2002-08-09 2004-03-11 Fujitsu Ltd データ再生装置
CN100346403C (zh) * 2002-10-05 2007-10-31 三星电子株式会社 只读信息存储介质和从其再现数据的方法
KR100726787B1 (ko) * 2002-12-02 2007-06-11 마츠시타 덴끼 산교 가부시키가이샤 적응등화회로 및 적응등화방법
KR100911142B1 (ko) * 2002-12-02 2009-08-06 삼성전자주식회사 고밀도 광디스크 재생장치를 위한 등화기 및 그 등화 방법
JP3813931B2 (ja) * 2003-01-31 2006-08-23 株式会社東芝 情報再生装置及び情報再生方法
US7215623B2 (en) * 2003-02-26 2007-05-08 Matsushita Electric Industrial Co., Ltd. Reproduction signal processing apparatus
CN1791934A (zh) * 2003-05-20 2006-06-21 皇家飞利浦电子股份有限公司 在光学数据载体信号中补偿切向倾斜的系统和方法
WO2004105026A1 (en) * 2003-05-20 2004-12-02 Koninklijke Philips Electronics N.V. Device and method of retrieving a data signal stored on an optical data carrier
WO2004105029A1 (en) * 2003-05-21 2004-12-02 Koninklijke Philips Electronics N.V. Device and method of compensating the distortions in optical data carrier scanning
JP2004348929A (ja) * 2003-05-26 2004-12-09 Sony Corp 信号処理装置及び信号処理方法
EP1524661A1 (en) * 2003-10-14 2005-04-20 Deutsche Thomson-Brandt Gmbh Defect handling for recording media
EP1524663A1 (en) * 2003-10-14 2005-04-20 Thomson Licensing S.A. Defect handling for recording media
JP4151600B2 (ja) * 2003-10-30 2008-09-17 日本電気株式会社 情報再生方法および情報再生装置
JP4377677B2 (ja) 2003-12-25 2009-12-02 株式会社東芝 ディスク装置及びディスク再生方法
US20080253011A1 (en) * 2004-01-23 2008-10-16 Matusuhita Electric Industrial Co., Ltd. Signal Processing Device and Signal Processing Method
JP4593959B2 (ja) * 2004-04-09 2010-12-08 ソニー株式会社 適応等化装置及び方法
JP4456928B2 (ja) * 2004-05-14 2010-04-28 株式会社日立製作所 光ディスク装置
US7961823B2 (en) * 2004-06-02 2011-06-14 Broadcom Corporation System and method for adjusting multiple control loops using common criteria
US7308190B2 (en) * 2004-07-06 2007-12-11 Realtek Semiconductor Corp. Device for decoding disc read signal and method thereof
WO2006013660A1 (ja) * 2004-08-03 2006-02-09 Matsushita Electric Industrial Co., Ltd. 再生信号処理装置
JP4297360B2 (ja) * 2004-09-27 2009-07-15 パナソニック株式会社 光ディスク装置
JP4026635B2 (ja) * 2004-09-29 2007-12-26 ティアック株式会社 光ディスク装置
JP4045269B2 (ja) * 2004-10-20 2008-02-13 株式会社日立製作所 記録方法及び光ディスク装置
JP4641815B2 (ja) * 2005-02-04 2011-03-02 パナソニック株式会社 光ディスク再生装置
WO2006100981A1 (ja) * 2005-03-18 2006-09-28 Nec Corporation 情報記録媒体、情報再生装置、情報再生方法
JP2006351106A (ja) 2005-06-16 2006-12-28 Hitachi Ltd 光ディスク装置
US8270269B2 (en) * 2005-07-07 2012-09-18 Panasonic Corporation Timing extraction device and video display device
JP4945955B2 (ja) * 2005-08-19 2012-06-06 ソニー株式会社 タップ係数設計方法及びタップ係数設計装置
JPWO2007037272A1 (ja) * 2005-09-29 2009-04-09 パナソニック株式会社 クロック信号生成装置
US7436615B2 (en) * 2005-12-08 2008-10-14 International Business Machines Corporation Using a measured error to determine coefficients to provide to an equalizer to use to equalize an input signal
TW200725578A (en) * 2005-12-16 2007-07-01 Mediatek Inc Controller of discrete data in overwrite area or write power calibration area of disc
JP2007280571A (ja) * 2006-04-12 2007-10-25 Hitachi Ltd 光ディスク装置及び再生信号処理方法
CN101118771B (zh) * 2006-07-31 2012-07-04 赵辉 光盘数据恢复方法及光盘数据恢复系统
WO2008044169A2 (en) * 2006-10-10 2008-04-17 Koninklijke Philips Electronics N.V. Optical disc drive and method for preprocessing a disc read out signal
JP4528834B2 (ja) * 2006-11-29 2010-08-25 パナソニック株式会社 再生信号処理装置及び映像表示装置
JP2008159138A (ja) * 2006-12-22 2008-07-10 Sony Corp 再生装置および再生方法、信号処理装置および信号処理方法、並びにプログラム
JP4232207B2 (ja) * 2006-12-27 2009-03-04 日本電気株式会社 情報再生装置
JP4580380B2 (ja) * 2006-12-28 2010-11-10 株式会社日立製作所 光ディスク装置
JP2008181617A (ja) * 2007-01-25 2008-08-07 Nec Corp 情報再生装置
US7724844B2 (en) * 2007-01-31 2010-05-25 Seagate Technology Llc Detection of servo data for a servo system
RU2010117612A (ru) * 2007-10-05 2011-11-10 Нокиа Корпорейшн (Fi) Кодирование видеосигналов направленными адаптивными интерполирующими фильтрами
KR101500024B1 (ko) 2007-12-21 2015-03-06 엘에스아이 코포레이션 기록 채널들에서의 적응 이퀄라이징을 위한 시스템 및 방법들
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
JP2009187593A (ja) * 2008-02-01 2009-08-20 Hitachi Ltd 高倍速光ディスクドライブ
JP5081737B2 (ja) * 2008-06-18 2012-11-28 株式会社日立製作所 光学的情報記録方法、光学的情報再生方法、および光ディスク装置
US7859780B2 (en) * 2008-08-27 2010-12-28 Agere Systems Inc. Systems and methods for on-the-fly write pre-compensation estimation
US7924518B2 (en) * 2008-08-27 2011-04-12 Lsi Corporation Systems and methods for adaptive write pre-compensation
JP5188920B2 (ja) * 2008-10-02 2013-04-24 株式会社日立製作所 光ディスク装置
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US7929240B2 (en) 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
EP2396789A4 (en) * 2009-02-10 2012-10-24 Agere Systems Inc SYSTEMS AND METHODS FOR ADAPTIVE BASE LINE COMPENSATION
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
TWI390506B (zh) * 2009-05-20 2013-03-21 Novatek Microelectronics Corp 資料復原之校正電路與方法
TWI391918B (zh) * 2009-06-15 2013-04-01 Novatek Microelectronics Corp 資料復原裝置與方法
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
US8693531B2 (en) * 2011-10-21 2014-04-08 Texas Instruments Incorporated Method and apparatus for performing speculative decision feedback equalization
US8773811B2 (en) * 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
CN104756437B (zh) * 2012-10-24 2017-11-17 三菱电机株式会社 数字广播接收装置及数字广播接收方法
CN103051422B (zh) * 2012-12-18 2018-08-17 南京中兴新软件有限责任公司 信号间延迟处理方法及装置
CN103955585B (zh) * 2014-05-13 2017-02-15 复旦大学 一种适用于低功耗容错电路的fir滤波器结构
CN104021246B (zh) * 2014-05-28 2017-02-15 复旦大学 一种应用于低功耗容错电路的自适应长度预测器
JP6249029B2 (ja) * 2016-03-08 2017-12-20 Ｎｔｔエレクトロニクス株式会社 データ位相追従装置、データ位相追従方法及び通信装置
JP6845197B2 (ja) * 2018-09-27 2021-03-17 ファナック株式会社 サーボ制御装置
US10608849B1 (en) * 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
CN116320937B (zh) * 2023-05-18 2023-08-04 苏州至盛半导体科技有限公司 自适应动态均衡方法和自适应动态均衡器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696522A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd 磁気ディスク装置の復調処理装置
JPH0817145A (ja) * 1994-04-27 1996-01-19 Matsushita Electric Ind Co Ltd 位相同期回路
JPH0869672A (ja) * 1994-08-30 1996-03-12 Hitachi Ltd データ処理装置
JPH0896516A (ja) * 1994-09-28 1996-04-12 Canon Inc クロック発生装置
JPH08315517A (ja) * 1995-05-19 1996-11-29 Toshiba Corp ディスク記録再生装置のデータ再生処理システム
JPH1173645A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 光ディスク装置
JPH1186449A (ja) * 1997-06-30 1999-03-30 Daewoo Electron Co Ltd デジタルデータ検出システム
JPH11195271A (ja) * 1997-12-26 1999-07-21 Sony Corp 信号処理装置
JPH11328874A (ja) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd データ再生装置におけるクロック再生装置
JP2001006287A (ja) * 1999-06-22 2001-01-12 Victor Co Of Japan Ltd ディジタル信号再生装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680535B2 (ja) 1982-08-27 1994-10-12 株式会社日立製作所 情報の記録再生方法
US4748609A (en) 1985-03-29 1988-05-31 Hitachi, Ltd. Method and apparatus for composite tracking servo system with track offset correction and rotary optical disc having at least one correction mark for correcting track offset
JP2599418B2 (ja) 1988-03-14 1997-04-09 松下通信工業株式会社 トラッキングサーボ装置
JP2998807B2 (ja) 1990-07-19 2000-01-17 パイオニア株式会社 光学式ディスクプレーヤ
JP2866160B2 (ja) 1990-07-19 1999-03-08 パイオニア株式会社 光学式ディスクプレーヤ
DE4028703A1 (de) 1990-09-10 1992-03-12 Thomson Brandt Gmbh Verfahren zum messen oder regeln des radial- und tangentialwinkels eines lichtstrahls
JPH05144024A (ja) 1991-11-19 1993-06-11 Konica Corp 光デイスク装置のサーボ機構
JPH05225693A (ja) * 1992-02-14 1993-09-03 Sony Corp ディジタル信号処理回路
JP3161891B2 (ja) 1993-11-16 2001-04-25 松下電器産業株式会社 ディスクチルト検出装置およびディスクチルト補正装置
JPH07220280A (ja) 1994-01-26 1995-08-18 Pioneer Electron Corp 追記型光ディスク記録装置におけるキャリブレーション方法及び装置
JP3025472B2 (ja) 1995-02-17 2000-03-27 松下電器産業株式会社 光ディスク記録／再生装置
FR2733346B1 (fr) * 1995-04-21 1997-05-23 Thomson Csf Procede de lecture d'informations
JP3232966B2 (ja) 1995-08-22 2001-11-26 松下電器産業株式会社 光ディスク記録再生装置のトラッキング制御装置
JP3063598B2 (ja) 1995-12-01 2000-07-12 三菱電機株式会社 光ディスクおよび光ディスク装置
JPH09251639A (ja) 1996-01-11 1997-09-22 So Fukada 光ディスクおよびその記録再生装置
JP3564858B2 (ja) 1996-03-05 2004-09-15 ソニー株式会社 デジタルｐｌｌ回路
JPH09259576A (ja) 1996-03-25 1997-10-03 Toshiba Corp 複数管理領域を持つ情報記録ディスク
US5999355A (en) * 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
JP3103505B2 (ja) 1996-06-26 2000-10-30 三菱電機株式会社 光ディスク及び光ディスク駆動装置
JPH1027366A (ja) 1996-07-15 1998-01-27 Matsushita Electric Ind Co Ltd 光ディスク駆動方法及び光ディスク駆動装置
US5986592A (en) 1996-10-01 1999-11-16 Sony Corporation Encoder decoder device not using an A/D converter and method thereof
JPH10275335A (ja) 1997-04-01 1998-10-13 Toshiba Corp 情報記録再生用光ディスク及び情報記録再生用光ディスクの形成方法
JP3104222B2 (ja) 1997-05-19 2000-10-30 ソニー株式会社 光ディスク装置
WO2000036602A1 (fr) 1998-12-17 2000-06-22 Matsushita Electric Industrial Co., Ltd. Circuit de synchronisation de phase/stabilisation de frequence
JP3512156B2 (ja) 1999-02-17 2004-03-29 松下電器産業株式会社 オフセットコントロール回路及びオフセットコントロール方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696522A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd 磁気ディスク装置の復調処理装置
JPH0817145A (ja) * 1994-04-27 1996-01-19 Matsushita Electric Ind Co Ltd 位相同期回路
JPH0869672A (ja) * 1994-08-30 1996-03-12 Hitachi Ltd データ処理装置
JPH0896516A (ja) * 1994-09-28 1996-04-12 Canon Inc クロック発生装置
JPH08315517A (ja) * 1995-05-19 1996-11-29 Toshiba Corp ディスク記録再生装置のデータ再生処理システム
JPH1186449A (ja) * 1997-06-30 1999-03-30 Daewoo Electron Co Ltd デジタルデータ検出システム
JPH1173645A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 光ディスク装置
JPH11195271A (ja) * 1997-12-26 1999-07-21 Sony Corp 信号処理装置
JPH11328874A (ja) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd データ再生装置におけるクロック再生装置
JP2001006287A (ja) * 1999-06-22 2001-01-12 Victor Co Of Japan Ltd ディジタル信号再生装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019556A2 (en) * 2001-08-21 2003-03-06 Seagate Technology Llc Method and apparatus for selecting equalization targets
WO2003019556A3 (en) * 2001-08-21 2004-02-26 Seagate Technology Llc Method and apparatus for selecting equalization targets
US7272090B2 (en) * 2002-05-17 2007-09-18 Samsung Electronics Co., Ltd. Device and method for compensating for tilt
US7283437B2 (en) 2002-05-17 2007-10-16 Samsung Electronics Co., Ltd. Device and method for compensating for tilt in an optical disk apparatus
US7480220B2 (en) 2002-05-17 2009-01-20 Samsung Electronics Co., Ltd. Method of tilt compensation in an optical recording device
US11603107B2 (en) 2018-06-12 2023-03-14 Autostore Technology AS Unloading arrangement and unloading station, as well as method of unloading an item from a storage container

Also Published As

Publication number Publication date
JP3486145B2 (ja) 2004-01-13
ID30337A (id) 2001-11-22
US6674707B2 (en) 2004-01-06
CN100405489C (zh) 2008-07-23
TW591617B (en) 2004-06-11
US20020159350A1 (en) 2002-10-31
CN1358310A (zh) 2002-07-10
JP2001195830A (ja) 2001-07-19
KR20020006683A (ko) 2002-01-24
KR100490498B1 (ko) 2005-05-19

Similar Documents

Publication Publication Date Title
WO2001054125A1 (fr) Appareil d'enregistrement/reproduction numeriques de donnees
US6963528B2 (en) Digital data reproduction apparatus
US7310292B2 (en) Optical disk reproducing device that demodulates digital data by switching between a channel bit frequency and a frequency that is half of the channel bit frequency
US7616395B2 (en) Information reproduction apparatus
JP3993818B2 (ja) 再生信号処理装置
JP4641815B2 (ja) 光ディスク再生装置
EP1039463B1 (en) Signal processing apparatus
EP1735937A1 (en) Adaptive viterbi detector
US20080019249A1 (en) Apparatus for reproducing data on recording medium and method for reproducing data on the medium
US6192016B1 (en) Data recovery apparatus and method for optical disk reproduction systems
KR100230545B1 (ko) 광디스크 재생기용 디지탈 비트 재생장치
JPWO2006100981A1 (ja) 情報記録媒体、情報再生装置、情報再生方法
US8004443B2 (en) Information readout apparatus and information reproducing method
KR20050026320A (ko) 데이터 재생 장치 및 방법
JP4072746B2 (ja) 再生装置
JP2004158090A (ja) データ再生装置
US20070177479A1 (en) Information reproducing apparatus and information reproducing method
JP2010211834A (ja) 情報再生信号処理装置
JP2004079013A (ja) 再生装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 01800074.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN ID KR SG US

WWE Wipo information: entry into national phase

Ref document number: 1020017011728

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09936513

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020017011728

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020017011728

Country of ref document: KR