CN1531731A - 操作硬盘机读/写信道连续时间滤波器之方法及装置 - Google Patents

操作硬盘机读/写信道连续时间滤波器之方法及装置 Download PDF

Info

Publication number
CN1531731A
CN1531731A CNA028106652A CN02810665A CN1531731A CN 1531731 A CN1531731 A CN 1531731A CN A028106652 A CNA028106652 A CN A028106652A CN 02810665 A CN02810665 A CN 02810665A CN 1531731 A CN1531731 A CN 1531731A
Authority
CN
China
Prior art keywords
servo
filtering
continuous time
read
time filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028106652A
Other languages
English (en)
Other versions
CN1305062C (zh
Inventor
S
S·赛勒斯安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell Asia Pte Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1531731A publication Critical patent/CN1531731A/zh
Application granted granted Critical
Publication of CN1305062C publication Critical patent/CN1305062C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals

Abstract

本案系为一操作硬盘机(100)读/写信道(108)连续时间滤波器(CTF)(128)之方法及装置。该装置包含一输入多任务器(220),用以接收一模拟讯号(215),并且当该连续时间滤波器处于读取模式时,将该模拟讯号(215)传送至一读取滤波器(254),或是当该连续时间滤波器(128)处于伺服模式时,将该模拟讯号(215)传送至一伺服滤波电路(256)。该装置更包含一输出多任务器(222),用以当该连续时间滤波器(128)处于读取模式时,从该读取滤波电路(254)处,接收一读取滤波输出讯号(225),以及当该连续时间滤波器(128)处于伺服模式时,从该伺服滤波电路(256)处,接收一伺服滤波输出讯号(227)。该方法包含藉由该输入多任务器(220),接收该模拟讯号(215),并且当该连续时间滤波器(128)处于读取模式时,将该模拟讯号(215)传送至该读取滤波电路(254),或是当该连续时间滤波器(128)处于伺服模式时,传送该模拟讯号(215)至该伺服滤波电路(256)。

Description

操作硬盘机读/写信道连续时间滤波器之方法及装置
背景技术
计算机硬盘在现今的计算机系统中,已成为标准的资料储存零组件,而且进一步延伸至现代化的消费性电子产品中。因为硬盘价格低廉、高容量和高可靠度、使用范围广大、低电能消耗、高数据传输速率以及体积日趋缩小等优势,使得硬盘能够被广为应用。
硬盘通常由一个或一个以上的旋转磁盘所组成,被覆盖于由外部控制的外壳中,还包括所有用来读写资料的电子和机械组件,以及与其它零件沟通的接口。读写头位于每片磁盘的上方,而且通常每一面都有,用来记录和读取资料。硬盘中的电子组件和读写头相连结,并且包含数个零组件以控制读写头的位置,这些电子组件可以产生或侦测代表资料的磁场。这些零组件从主机接收资料,例如个人计算机,并且把这些资料转成磁码,透过读写头把它们写在磁盘上。再者,当主机要从硬盘读取资料时,电子组件将读写头定位在需要的资料上,侦测代表这些资料的磁码,然后将这些磁码转回二进制的数字信息,以供主机读取。并且,利用侦错和校准算法以确保正确的资料储存与读取。
不论在读写头的技术领域中,或是在解释其所侦侧到的磁场波动的方法上,都有重大的进展。通常一个硬盘即含有多个读写头,它是磁盘和硬盘中电子组件之间的接口。读写头实际上是侦侧磁盘上磁通量区域,进而读取和写入磁码资料。进行包含二进制代码1和0的资料的编码时,是藉由一连串的磁通量翻转与否而决定,由读写头记录和侦侧。磁通量翻转意谓在磁盘上两相邻区域间磁通量的改变。传统硬盘从磁盘上读取资料的方式,是在磁盘转动的时候,当磁通量翻转通过读写头底下时,侦侧传送到读写头上的电压峰值,此即所谓的鉴别力必须更好,而且更高的磁盘旋转速度,造成电压峰值彼此更加靠近,因此电压峰值的侦测就更加困难。
磁阻读写头侦测小振幅磁性讯号的灵敏度愈来愈高,而且有更好的讯号鉴别力,可解决因为更高的储存密度所造成的问题。除此之外,还有另一种称做局部响应最大相似(Partial Response MaximumLikelihood,PRML)的工作方式可以解决因为高密度和高转速所造成的峰值侦测问题。由通讯科技所引入的局部响应最大相似技术,是一种用于硬盘电子组件的算法,可以解释由读写头读取的磁性讯号。以局部响应最大相似技术为基础的硬盘,读取储存于硬盘中由磁通量翻转所形成的模拟波形。然而,以局部响应最大相似技术为基础的硬盘数字化取样模拟波形(即“局部响应”),而不寻找峰值以指出磁通量翻转,并且利用先进讯号处理技术以决定该波形所代表的位图标(即“最大相似”)。这个技术连同磁阻读写头,造就制造者可以更增加资料储存密度。局部响应最大相似技术可以增加磁性讯号对噪声的容忍度,因此可允许品质较差的转盘和读写头,使得产能增加和价格降低。
不同制造者制造的不同硬盘,通常会在下列几点上形成差异:价格/容量比、数据传输速率、耗电量和外形(尺寸),形成以价格为基础的竞争条件。硬盘制造者之间的竞争在于价格,因此需要改进硬盘组件,以增加成本效益,而且在增加储存容量、操作速度、稳定性和电效率的同时,仍必须压低制造价格。
发明内容
本案之发明,系藉由以下的权利要求定义,而这段文字将不构成对以下权利要求的限制。透过简介,以下所描述的较佳实施例系关于硬盘读写信道连续时间滤波器。此连续时间滤波器系用来接收模拟讯号,并且包含输入多任务器和输出多任务器。输入多任务器接收模拟讯号,并且在连续时间滤波器处于读取模式时,传送该讯号给一读取滤波电路,以及在连续时间滤波器处于伺服模式时,传送该讯号给一伺服滤波电路。当连续时间滤波器处于读取模式时,输出多任务器从读取滤波电路接收读取滤波器输出讯号,以及当连续时间滤波器处于伺服模式,从伺服滤波电路接收伺服滤波器输出讯号。
较佳实施例更有关于一种操作硬盘读取频道连续时间滤波器的方法。该方法包含藉由输入多任务器接收模拟讯号,以及当连续时间滤波器处于读取模式时,发送该模拟讯号至读取滤波电路,当连续时间滤波器处于伺服模式时,发送该模拟讯号至伺服滤波电路。该方法更包含当连续时间滤波器处于读取模式时,利用读取滤波电路滤波该模拟讯号,以及当连续时间滤波器处于伺服模式时,利用伺服滤波电路滤波该模拟讯号。最后,该方法还包含当连续时间滤波器处于读取模式时,产生读取滤波输出讯号,以及当连续时间滤波器处于伺服模式时,产生伺服滤波输出讯号。
以下将连同本发明的较佳实施例,讨论本发明更进一步的观点与优点。
附图说明
图1A为硬盘与主机连结的示范方块图。
图1B为图1A中与硬盘共同使用的读写信道的方块图。
图2为根据较佳实施例的读写信道的部分读取路径的方块图。
图3为根据较佳实施例的连续时间滤波器的方块图。
具体实施方式
于此所描述的实施例系有关于以局部响应最大相似技术为基础,用于硬盘控制器的读写信道装置。该读写信道装置耦合于硬盘的读写头,其中“耦合”一词系定义为直接连结,或是以一个或一个以上的中间组件间接连结。这些中间组件可能包含以软件和硬件为基础的组件。读写信道将从主机取得的二进制/数字资料转换成电性脉冲,以驱动读写头将资料磁性记录于磁性转盘上。另外,读写信道接收由读写头侦测的模拟波形,并且将该模拟波形转回二进制/数字资料,储存在硬盘中。
图1A表示硬盘100与主机112耦合的示范方块图,为了更清楚起见,一些组件,例如伺服/促动器电动控制并未显示。硬盘100包含磁盘和轴心控制102、读写头与促动器集合104、前置放大器106、读写信道108以及控制器110。该前置放大器106系藉由接口114和116与读写信道108耦合。控制器110藉由接口118和120与读写信道108结合。
从硬盘100读取资料时,主机112提供位置判断器,判断硬盘上的资料位置,例如圆柱坐标和区段地址。控制器110接收此位置,并且决定资料在转盘102上的位置。然后控制器110移动读写头到适当的位置,使数据在读写头104下旋转。当资料在读写头104下旋转,读写头104侦测是否有磁通量翻转,进而产生一串模拟讯号资料。这串资料传送到前置放大器106,将讯号放大,然后经由接口114传送到读写信道108。以下继续讨论,读写信道从前置放大器106接收放大的模拟波形,并且将其译码成它们所代表的数字二进制数据。该数字二进制数据随后经由接口118传送到控制器110。控制器110连结硬盘100和主机112,并且还包含附加功能,例如快速缓冲储存或是错误侦测/修正功能,以增进硬盘100的操作速度及/或稳定度。
对写入机制而言,主机112提供控制器100准备被写入的二进制数字数据,以及写入的位置,例如圆柱坐标和区段地址。控制器110移动读写头104到适当位置,并且经由接口120传送该准备被写入的二进制数字数据到读写信道108。该读写信道108接收该二进制数字资料,将其编码,并产生模拟讯号,该模拟讯号用来驱动读写头104,将适当的磁通量翻转,记录至磁性转盘102上,以代表二进制数字资料。产生的讯号经由接口116传送到前置放大器106上,以驱动读写头104。
图1B显示示范的读写信道108,可支持局部响应最大相似编码技术,用于图1A的硬盘100。为了清楚起见,图中省略了一些组件。读写信道108是藉由0.18微米制程,以互补式金氧半导体(COMS)所形成的集成电路所构成。值得注意的是,CMOS制程包含使用金属闸极与多晶硅闸极,并且包含其它的制程技术以及特征尺寸,而且这部分的电路系统可以和其它电路系统整合,包含诸如硬盘控制逻辑电路的硬盘电子组件。诚如上述,读写信道108将讯号在二进制数字信息与代表转盘102上磁通量的模拟讯号之间作转换。读写信道108分成两个主要部分,分别为读取路径156和写入路径158。
写入路径158包含并列转串行转换器144、RLL(Run-Length-Limited)编码器146、同位编码器148、写入式前置补偿电路150以及驱动电路152。并列转串行转换器经由接口120,从主机112处以每次8位的速度接收资料。转换器144将输入的资料编成一连串的序列,并且将此位序列传送至RLL编码器146。RLL编码器146根据已知的RLL算法,将该位序列编码成象征的二进制序列,以供记录于旋转盘102上。示范的RLL编码器使用32/33位象征编码,以确保磁通量翻转以适当的距离作间隔,以及确保没有磁通量翻转的长串资料不会被记录。RLL编码的数据随后被传送至同位编码器148,该同位编码器在这笔资料上加上一同位位。在示范的同位编码器148中,奇同位被用来确保长串的0和1不会因为那些已被记录资料的磁性而被记录。已同位编码的资料随后被当作模拟讯号处理而不是数字讯号。该模拟讯号被传送至写入式前置补偿电路150,该电路动态调整位串的脉冲宽度,以在记录的过程中对磁性扭曲负责。调整后的模拟讯号,传送至驱动电路152,该电路藉由接口116驱动该讯号至前置放大器106,以驱动读写头104,并记录该笔资料。示范的驱动电路152包含类发射耦合逻辑(Pseudo Emitter CoupledLogic,PECL)驱动电路,该电路可产生差动输出,传送至前置放大器106。
读取路径156包含一衰减电路/输入电阻122、可变式增益放大器(variable gain amplifier,VGA)124、一磁阻非对称(magneto-resistive asymmetry,MRA)线性器126、一连续时间滤波器(continuous time filter,CTF)128、一缓冲器130、一模拟-数字转换器(analog-to-digital converter,ADC)132、一有限脉冲响应(finite impulse response,FIR)滤波器134、一插入时间回复(interpolated timing recovery,ITR)电路136、一维特比(Viterbi)算法侦测器138、一同位译码器140以及一RLL(run-length-limited)译码器142。储存于转盘102上的放大后的磁性讯号,藉由读写头104侦测,然后经由接口114,被读写信道108接收。代表被侦测的磁性讯号的模拟讯号波形,首先通过输入电阻122,该电阻为一切换电路,用来衰减讯号,以及作为任何输入电阻。衰减的讯号随即传送至VGA 124,以放大该讯号。经放大的讯号再传送至MRA 126,以调整该讯号于储存步骤中所造成的讯号失真。实际上,MRA 126在写入路径158中,扮演与写入式前置补偿电路150相对的功能。该讯号接着又通过CTF128,CTF 128实际上是一个低通滤波器,用来过滤噪声。滤波后的讯号经由缓冲器130传送至ADC 132,该缓冲器取样模拟讯号,并且将其转换成数字形式。该数字讯号随后依序被传送至FIR滤波器134,以及时间恢复电路136。该时间恢复电路136连接至FIR滤波器134(图上并未显示),MRA 126以及VGA 124排列成回授方向,根据接收到的讯号调整电路,以提供时间补偿。示范性的FIR滤波器134是一个有10个分接头(tap)的FIR滤波器。数字讯号随后被传送至维特比算法侦测器138,利用数字讯号处理技术,决定数字讯号所代表的二进制位图形。示范的维特比算法侦测器138,使用32阶维特比处理器。数字讯号所代表的二进制数据,随后传送至同位译码器140,以去除同位位,然后再传至RLL译码器142,将二进制RLL译码,再将符号编码成其所代表的实际的二进制数据。这些资料接着经由接口118,被传送至控制器110。
读写信道108进一步包含时钟合成器154,可产生操作读写信道108时所需的时钟讯号。示范性的时钟合成器154包含一锁相回圈(phase lock loop,PLL)(未显示),连同一电压控制的振荡器,以及多个时钟除法器(clock divider),用来产生需要的频率。
硬盘100中的读写信道108,更重要地,以及连续时间滤波器128,操作在两种不同模式下:读取模式和伺服模式。控制器110传送一读取闸极讯号216,以及一伺服闸极讯号218,经由接口120,至该连续时间滤波器128,如图1A及图2所示。该读取闸极讯号216指示连续时间滤波器128进入读取模式,而伺服闸极讯号218指示连续时间滤波器128进入伺服模式。
处于读取模式时,硬盘100读取储存于磁盘102上的资料;处于伺服模式时,硬盘100试着利用磁盘102上的伺服楔块(servowedges),找出读写头104的绝对位置,并且硬盘100确保读写头104没有对准误差。传统上,连续时间滤波器128在读取模式和伺服模式之间切换,而切换所需的时间在此称为切换时间。切换时间限制磁盘102上,读取闸极和伺服闸极之间的间隔,或是伺服闸极和读取闸极之间的间隔。这样的间隔造成硬盘100中磁盘102上位空间的浪费。此外,连续时间滤波器128包含滤波电路,在操作该连续时间滤波器128之前,必须先校准该滤波电路。校准滤波电路所需的时间可以增加切换时间,也因此增加间隔宽度。
根据一较佳实施例,连续时间滤波器128包含一分离的读取滤波电路254,以及一分离的伺服滤波电路256,用来减少切换时间,如图2所示。因为包含一分离的读取滤波电路254以及一分离的伺服滤波电路256,所以当伺服滤波电路256正在操作时,该连续时间滤波器128能够校准读取滤波电路254;以及,相反地,当读取滤波电路254正在操作时,该连续时间滤波器128能够校准伺服滤波电路256。因此能够节省由读取模式切换至伺服模式,或是由伺服模式切换至读取模式所需的时间。此外,既然省下切换时间,介于读取闸极与伺服闸极之间,或是介于伺服闸极与读取闸极之间的间隔尺寸限制也因此变得较为宽松。在一较佳实施例中,间隔尺寸的限制从8位降到少于2位,或甚至少于1位。
在图2中,连续时间滤波器128也包含输入多任务器220,以及输出多任务器222。输入多任务器220从MRA 126接收一模拟讯号215,而后根据该连续时间滤波器128处于读取模式或伺服模式,而将其传送至读取滤波电路254或伺服滤波电路256。更明确地,如果控制器110藉由接口120,传送一读取闸极讯号216至该连续时间滤波器128,该连续时间滤波器128就会处于读取模式。如果控制器110藉由接口120,传送一伺服闸极讯号218至该连续时间滤波器128,该连续时间滤波器128就会处于伺服模式。如果该连续时间滤波器128处于读取模式,该读取闸极讯号216也会由输入多任务器220接收。一接收到读取闸极讯号216,意即读取闸极讯号216处于高位阶,输入多任务器220的闸极217就会开启,而且模拟讯号215会被传送至读取滤波电路254,更明确地说,传送至读取滤波器224,然后被处理。一旦开始处理该模拟讯号215,该读取滤波器224产生一读取滤波输出讯号225,随后被传送至输出多任务器222上。该输出多任务器222也接收一部分的读取闸极讯号216。一接收到该读取闸极讯号216,输出多任务器222的闸极221就会开启,而且读取滤波输出讯号225被传送至缓冲器130,如图2及图3所示。
如果该连续时间滤波器128处于伺服模式,该伺服闸极讯号218也会由输入多任务器220接收。一接收到伺服闸极讯号218,意即伺服闸极讯号218处于高位阶,输入多任务器220的闸极219就会开启,而且模拟讯号215会被传送至伺服滤波电路256,更明确地说,传送至伺服滤波器224,然后被处理。一旦开始处理该模拟讯号215,该伺服滤波器224产生一伺服滤波输出讯号227,随后被传送至输出多任务器222上。该输出多任务器222也接收一部分的伺服闸极讯号218。一接收到该伺服闸极讯号218,输出多任务器222的闸极223就会开启,而且伺服滤波输出讯号227被传送至缓冲器130,如图2及图3所示。
在一较佳实施例中,输入多任务器220从一起源点(stemmingnode)接收该模拟讯号215。该起源点154与偏移校准DAC(offsetcorrection DAC,ODAC)160相连。该ODAC 160引出一模拟偏移,该模拟偏移与由DC复原回路所控制的数字输入成比例。如果增加或减少由ODAC 160所引入的模拟偏移的偏移值,则DC复原回路以ADC 132的输出做为决策基础。DC复原回路的目的在于去除任何发生于模拟讯号路径中的有效偏移。如这里所定义的,该模拟讯号路径是以输入给VGA 124的讯号作为开始,以ADC 132作为结束。该DC复原回路藉由在MRA 126的输出,对该模拟讯号增加一偏移,以增加或减少由ODAC 160所引出的模拟偏移量。更好的方法是,由ODAC 160所引出的该模拟偏移,具有与模拟讯号路径中的有效偏移相同的绝对值。然而,由ODAC 160所引出的该模拟偏移的正负号,正好与模拟讯号路径中的有效偏移相反。如此一来,DC复原回路便可消除模拟讯号路径中的有效偏移。
连续时间滤波器128也接收一读写时钟讯号206,以及一伺服时钟讯号202,如图2所示。读写时钟产生器204产生该读写时钟讯号206,伺服时钟产生器200产生该伺服时钟讯号202,如图2所示。该读写时钟讯号206以及该伺服时钟讯号202,除了传送给连续时间滤波器128外,也传送给时钟多任务器208。该时钟多任务器208根据读写信道108处于读取模式或是伺服模式,而允许读写时钟讯号206或是伺服时钟讯号202,透过时钟多任务器208,传送给ADC 132以及一观察DAC 212,如图2所示。该观察DAC 212也由读写信道108的其它部分,接收一7位的观察DAC资料,并且产生一观察DAC输出讯号214。
图3为一示范图标,表示该连续时间滤波器128支持一分离的读取滤波电路254以及一分离的伺服滤波电路256,以供图1A中之硬盘100所使用。为了清楚起见,省略了某些组件。该读取滤波电路254包含一除法器228、电阻电容(resistor capacitor,RC)滤波器230、一限制器232、一位准移位器234、一反相器236、一NMOS组件237、一相位侦测器238、一充电帮浦244、一回路滤波器246、以及一读取滤波器(RCTF)224。
除法器228、RC滤波器230、限制器232、位准移位器234、反相器236、以及NMOS组件237共同形成一校准讯号生成电路,可产生一用来校准该读取滤波器224的校准讯号241。该除法器228从该读写时钟产器204处,接收该具有一设定频率(setfrequency)的读写时钟讯号206。在本实施例中,除法器接收该读写时钟讯号206,但是该除法器228可能接收由替代的时钟生成器所产生的时钟讯号。该除法器228将该读写时钟讯号206的频率,以一个固定的倍数,分配成多个,以形成一分配后的讯号229。举例来说,除法器228可接收一频率为800MHz的读写时钟讯号206,而后将其分配成4个频率分别为200MHz的分配后的讯号229。该除法器228传送该经分配的讯号229给该RC滤波器230,以使得该分配后的讯号229的上升和下降时间变慢,因此该分配后的讯号229有较柔软的波形。该RC滤波器230接着传送结果讯号给限制器232,借着实质上减少该讯号的电压,来减少该讯号的强度,以便产生一电压限制讯号233。该电压限制讯号233随后被传送至位准移位器234,藉由在该电压限制讯号233上增加或减少一固定的电压量,以补偿该电压限制讯号233的电压值,因而产生一校准讯号241。该校准讯号241被传送至该NMOS组件237。此外,该反相器236接收该读取闸极讯号216,并且将其反相,以生成一反相讯号239。该反相讯号239随后被传送至NMOS组件237以及该充电帮浦244。
该NMOS组件237具有一由反相讯号239控制的闸极,举例来说,在一较佳实施例中,如果该读取闸极讯号216的值位于高位阶,则该反相讯号239的值就位于低位阶,因此NMOS组件237中的闸极关闭,而且该NMOS组件237禁止该校准讯号241通至该相位侦测器238以及该读取滤波器224。此外,如果该读取闸极讯号216的值位于高位阶,则该反相讯号239的值就位于低位阶,因此充电帮浦244关闭,所以不论相位侦测器238的输出为何,该充电帮浦244就不产生任何电流输出。然而,如果读取闸极讯号216的值位于低位阶,则反相讯号239的值就位于高位阶,因此NMOS组件237中的闸极开启,而且该NMOS组件237允许该校准讯号241通至该相位侦测器238以及该读取滤波器224。此外,如果该读取闸极讯号216的值位于低位阶,则该反相讯号239的值就位于高位阶,因此充电帮浦244开启,所以可以依据相位侦测器238的输出值产生正负输出电流。在上述的实施例中,该NMOS组件237用来控制该校准讯号241是否能够通至该相位侦测器238以及读取滤波器224。其它本领域人士熟习之组件也会被用到。
该校准讯号241系用于校准该读取滤波器224,如果该读取闸极讯号216位于低位阶,该NMOS组件237中的闸极开启,允许该校准讯号241通至该相位侦测器238以及该读取滤波器224。此外,如果该读取闸极讯号216位于低位阶,即,如果该读取闸极讯号216没有被接收,该输入多任务器220的闸极217关闭,禁止该模拟讯号215通至该读取滤波器224。然而,如果该读取闸极讯号216位于高位阶,该NMOS组件237中的闸极关闭,禁止该校准讯号241通至该相位侦测器238以及该读取滤波器224。如果该读取闸极讯号216位于高位阶,该输入多任务器220的闸极217开启,允许该模拟讯号215通至该读取滤波器224。如此一来,当该读取闸极讯号216位于低位阶,该读取滤波器224就被校准,而且当该读取闸极讯号216位于高位阶,该读取滤波器224立即接收并且滤波该模拟讯号215,而不需等待。再者,藉由允许该读取滤波器224立即接收并且滤波该模拟讯号215而不需等待,该连续时间滤波器128的切换时间就可以减少。
该相位侦测器238、该充电帮浦244、以及该回路滤波器246共同形成一读取滤波校准电路。该读取滤波校准电路的目的是校准,以及将读取滤波器224的截止频率调至某个值,该值与读写时钟讯号206的值相关。以上步骤的完成方法,可以藉由令输入至该读取滤波器224的校准讯号241,以及该读取滤波器224的输出讯号,即读取滤波器输出讯号225,有相同的相位而达成。如果该读取闸极讯号216是低位阶讯号,则该校准讯号241通过该NMOS组件237,进入相位侦测器238以及读取滤波器224,如图3所示。该相位侦测器238接收该校准讯号241,并且比较该校准讯号241与该读取滤波输出讯号225的相位。该读取滤波输出讯号225是由读取滤波器产生并且输出。在一较佳实施例中,该读取滤波校准电路也包含一相位移位器250。在这个实施例中,该读取滤波输出讯号225进入该相位移位器250,将该读取滤波输出讯号225的相位变更一微小的值,随后传送该变更相位的读取滤波输出讯号225至该相位侦测器238。
经比较该校准讯号241与该读取滤波输出讯号225的相位之后,如果该校准讯号241与该读取滤波输出讯号225的相位不相同时,该相位侦测器238马上产生一向上讯号240或是一向下讯号242。由该相位侦测器238输出的讯号随即进入充电帮浦244。该充电帮浦244根据由相位侦测器238输出的向上讯号240以及向下讯号242的值,而产生正或负的输出电流。该充电帮浦244与该回路滤波器246结合,产生一读取调整电压248,用来增加或减少该读取滤波器224的截止频率,直到该模拟讯号215的相位进入该读取滤波器224,而且该读取滤波输出讯号225的相位系为相同。
一旦该读取滤波器224被校准,该读取滤波器224就准备滤波进入该读取滤波器224的模拟讯号215。读取滤波器224包含一频率相关转换函数,可滤波及修改该模拟讯号215,藉由根据该模拟讯号215的频率,放大或衰减该模拟讯号215的某些部分。结果读取滤波器224产生该读取滤波输出讯号225,如图3所示。该读取滤波输出讯号225随后传送至该输出多任务器222,依据该读取闸极讯号216的值,让该读取滤波输出讯号225通过该输出多任务器222,或是传送至该缓冲器130,或是防止该读取滤波输出讯号225通过该输出多任务器222。
该伺服滤波电路256包含一除法器328、一RC滤波器330、一限制器332、一位准移位器334、一反相器336、一NMOS组件337、一相位侦测器338、一充电帮浦344、一回路滤波器346、以及一伺服滤波器(SCTF)226。该除法器328、RC滤波器330、限制器332、位准移位器334、反相器336、以及该NMOS组件337共同形成一校准讯号产生电路,可以生成一校准讯号341,用来校准该伺服滤波器226。该除法器328从该伺服时钟产生器200处,接收该具有一设定频率的伺服时钟讯号202。在此实施例中,该除法器328接收该伺服时钟讯号202,该除法器328可能接收由一替代的时钟产生器所生成的时钟讯号。该除法器328将该伺服时钟讯号202的频率,以一个固定的倍数,分配成多个,以形成一分配后的讯号329。该除法器328传送该经分配的讯号329给该RC滤波器330,以使得该分配后的讯号329的上升和下降时间变慢,因此该分配后的讯号329有较柔软的波形。该RC滤波器330接着传送结果讯号给限制器332,借着实质上减少该讯号的电压,来减少该讯号的强度,以便产生一电压限制讯号333。该电压限制讯号333随后被传送至位准移位器334,藉由在该电压限制讯号333上增加或减少一固定的电压量,以补偿该电压限制讯号333的电压值,因而产生一校准讯号341。该校准讯号341被传送至该NMOS组件337。此外,该反相器336接收该伺服闸极讯号316,并且将其反相,以生成一反相讯号339。该反相讯号339随后被传送至NMOS组件337以及该充电帮浦344。
该NMOS组件337具有一由反相讯号339控制的闸极,举例来说,在一较佳实施例中,如果该伺服闸极讯号218的值位于高位阶,则该反相讯号339的值就位于低位阶,因此NMOS组件337中的闸极关闭,而且该NMOS组件337禁止该校准讯号341通至该相位侦测器338以及该伺服滤波器226。此外,如果该伺服闸极讯号218的值位于高位阶,则该反相讯号339的值就位于低位阶,因此充电帮浦344关闭,所以不论相位侦测器338的输出为何,该充电帮浦344就不产生任何电流输出。然而,如果伺服闸极讯号218的值位于低位阶,则反相讯号339的值就位于高位阶,因此NMOS组件337中的闸极开启,而且该NMOS组件337允许该校准讯号341通至该相位侦测器338以及该伺服滤波器226。此外,如果该伺服闸极讯号218的值位于低位阶,则该反相讯号339的值就位于高位阶,因此充电帮浦344开启,所以可以依据相位侦测器338的输出值产生正负输出电流。在上述的实施例中,该NMOS组件337用来控制该校准讯号341是否能够通至该相位侦测器338以及伺服滤波器226。其它本领域人士熟习之组件也会被用到。
该校准讯号341系用于校准该伺服滤波器226,如果该伺服闸极讯号218位于低位阶,该NMOS组件337中的闸极开启,允许该校准讯号341通至该相位侦测器338以及该伺服滤波器226。此外,如果该伺服闸极讯号218位于低位阶,即,如果该伺服闸极讯号218没有被接收,该输入多任务器220的闸极219关闭,禁止该模拟讯号215通至该伺服滤波器226。然而,如果该伺服闸极讯号218位于高位阶,该NMOS组件337中的闸极关闭,禁止该校准讯号341通至该相位侦测器338以及该伺服滤波器226。如果该伺服闸极讯号218位于高位阶,该输入多任务器220的闸极219开启,允许该模拟讯号215通至该伺服滤波器226。如此一来,当该伺服闸极讯号218位于低位阶,该伺服滤波器226就被校准,而且当该伺服闸极讯号218位于高位阶,该伺服滤波器226立即接收并且滤波该模拟讯号215,而不需等待。再者,藉由允许该伺服滤波器226立即接收并且滤波该模拟讯号215而不需等待,该连续时间滤波器128的切换时间就可以减少。
该相位侦测器338、该充电帮浦344、以及该回路滤波器346共同形成一伺服滤波校准电路。该伺服滤波校准电路的目的是校准,以及将伺服滤波器226的截止频率调至某个值,该值与读写时钟讯号206的值相关。以上步骤的完成方法,可以藉由令输入至该伺服滤波器226的校准讯号341,以及该伺服滤波器226的输出讯号,即伺服滤波器输出讯号227,有相同的相位而达成。如果该伺服闸极讯号218是低位阶讯号,则该校准讯号341通过该NMOS组件337,进入相位侦测器338以及伺服滤波器226,如图3所示。该相位侦测器338接收该校准讯号341,并且比较该校准讯号341与该伺服滤波输出讯号227的相位。该伺服滤波输出讯号227是由伺服滤波器226产生并且输出。在一较佳实施例中,该伺服滤波校准电路也包含一相位移位器350。在这个实施例中,该伺服滤波输出讯号227进入该相位移位器350,将该伺服滤波输出讯号227的相位变更一微小的值,随后传送该变更相位的伺服滤波输出讯号227至该相位侦测器338。
经比较该校准讯号341与该伺服滤波输出讯号227的相位之后,如果该校准讯号341与该伺服滤波输出讯号227的相位不相同时,该相位侦测器338马上产生一向上讯号340或是一向下讯号342。由该相位侦测器338输出的讯号随即进入充电帮浦344。该充电帮浦344根据由相位侦测器338输出的向上讯号340以及向下讯号342的值,而产生正或负的输出电流。该充电帮浦344与该回路滤波器346结合,产生一伺服调整电压252,用来增加或减少该伺服滤波器226的截止频率,直到该模拟讯号215的相位进入该伺服滤波器226,而且该伺服滤波输出讯号227的相位系为相同。
一旦该伺服滤波器226被校准,该伺服滤波器226就准备滤波进入该读伺服波器226的模拟讯号215。伺服滤波器226包含一频率相关转换函数,可滤波及修改该模拟讯号215,藉由根据该模拟讯号215的频率,放大或衰减该模拟讯号215的某些部分。结果伺服滤波器226产生该伺服滤波输出讯号227,如图3所示。该伺服滤波输出讯号227随后传送至该输出多任务器222,依据该伺服闸极讯号218的值,让该伺服滤波输出讯号227通过该输出多任务器222,或是传送至该缓冲器130,或是防止该伺服滤波输出讯号227通过该输出多任务器222。
值得注意的是,在图中并未显示决定晶体管信道宽长比(微尺或微米所量测)的合适的晶体管尺寸,该晶体管系用于组成图中所绘之电路。选择适当的尺寸时,必须根据设计需求、实现该电路的特定集成电路制程步聚的性能和限制、以及该特定实施例的功能需求。
因此,本发明揭露一种操作硬盘机读写信道连续时间滤波器之方法及装置,可完整提供上述的优点。虽然本发明已由特定的实施例说明,但是本发明并不限于该实施例。本案得由熟悉技艺之人任施匠思而为诸般修饰,然皆不脱如附申请范围所欲保护者。
符号表
108:读写信道
110:控制器
112:主机
122:输入电阻
124:可变式增益放大器
126:磁阻非对称线性器
128:连续时间滤波器
130:缓冲器
132:模拟-数字转换器
134:有限脉冲响应滤波器
136:插入时间回复电路
138:维特比侦测器
140:同位译码器
142:RLL译码器
144:并列转串行转换器
146:RLL译码器
148:同位编码器
150:写入式前置补偿电路
152:驱动器
154:合成器
160:ODAC
200:伺服时钟产生器
204:读写时钟产生器
208:时钟多任务器
212:观察DAC
254:读取滤波电路
256:伺服滤波电路
228:驱动器
230:RC滤波器
232:限制器
234:位准移位器
238:相位侦测器
244:充电帮浦
246:回路滤波器
250:相位移位器
224:读取滤波器
226:伺服滤波器
346:回路滤波器
344:充电帮浦
350:相位移位器
338:相位侦测器
334:位准移位器
332:限制器
330:RC滤波器
328:除法器

Claims (20)

1.一硬盘机读写信道连续时间滤波器,其中该连续时间滤波器系用来接收一模拟讯号,该连续时间滤波器系包含:
一读取滤波电路,当该连续时间滤波器处于读取模式时,用以滤波该模拟讯号,以及产生一读取滤波输出讯号;
一伺服滤波电路,当该连续时间滤波器处于伺服模式时,用以滤波该模拟讯号,以及产生一伺服滤波输出讯号;
一输入多任务器,用以接收该模拟讯号,并且当该连续时间滤波器处于读取模式时,将该模拟讯号传送至该读取滤波电路,以及当该连续时间滤波器处于伺服模式时,将该模拟讯号传送至该伺服滤波电路;以及
一输出多任务器,当该连续时间滤波器处于读取模式时,用以接收并传送该读取滤波输出讯号,以及当该连续时间滤波器处于伺服模式时,接收并传送该伺服滤波输出讯号。
2.如权利要求第1项所述之连续时间滤波器,其中该读取滤波电路系包含一校准讯号产生电路、一读取滤波器校准电路、以及一读取滤波器。
3.如权利要求第2项所述之连续时间滤波器,其中该校准讯号产生电路系包含一除法器、一RC滤波器、一限制器、一位准移位器、一反相器、以及一NMOS组件。
4.如权利要求第2项所述之连续时间滤波器,其中该读取滤波校准电路系包含一相位侦测器、一充电帮浦、以及一回路滤波器。
5.如权利要求第4项所述之连续时间滤波器,其中该读取滤波校准电路更包含一相位移位器。
6.如权利要求第1项所述之连续时间滤波器,其中该伺服滤波电路更包含一校准讯号产生电路、一伺服滤波校准电路、以及一伺服滤波器。
7.如权利要求第6项所述之连续时间滤波器,其中该校准讯号产生电路系包含一除法器、一RC滤波器、一限制器、一位准移位器、一反相器,以及一NMOS组件。
8.如权利要求第6项所述之连续时间滤波器,其中该伺服滤波校准电路系包含一相位侦测器、一充电帮浦、以及一回路滤波器。
9.如权利要求第6项所述之连续时间滤波器,其中该伺服滤波校准电路更包含一相位移位器。
10.如权利要求第1项所述之连续时间滤波器,其中当该伺服滤波电路正在滤波该模拟讯号时,该读取滤波电路正在校准中,而且当该读取滤波电路正在滤波该模拟讯号时,该伺服滤波电路正在校准中。
11.一操作硬盘机读写信道连续时间滤波器之方法,该方法包含以下步骤:
藉由输入多任务器接收一模拟讯号;
当该连续时间滤波器处于读取模式时,将该模拟讯号传送至一读取滤波电路,而当该连续时间滤波器处于伺服模式时,将该模拟讯号传送至一伺服滤波电路;
当该连续时间滤波器处于读取模式时,使用一读取滤波电路滤波该模拟讯号,而当该连续时间滤波器处于伺服模式时,使用一伺服滤波电路滤波该模拟讯号;以及
当该连续时间滤波器处于读取模式时,产生一读取滤波输出讯号,而当该连续时间滤波器处于伺服模式时,产生一伺服滤波输出讯号。
12.如权利要求第11项所述之操作硬盘机读写信道连续时间滤波器之方法,其系更包含当该伺服滤波电路正在滤波该模拟讯号时,校准该读取滤波电路,以及当该读取滤波电路正在滤波该模拟讯号时,校准该伺服滤波电路。
13.如权利要求第11项所述之操作硬盘机读写信道连续时间滤波器之方法,其系更包含当该连续时间滤波器处于读取模式时,藉由一输出多任务器,接收该读取滤波输出讯号,以及当该连续时间滤波器处于伺服模式时,藉由一输出多任务器,接收该伺服滤波输出讯号。
14.如权利要求第11项所述之操作硬盘机读写信道连续时间滤波器之方法,其中该读取滤波电路系包含一校准讯号产生电路、一读取滤波校准电路、以及一读取滤波器。
15.如权利要求第14项所述之操作硬盘机读写信道连续时间滤波器之方法,其系更包含以该读取滤波器,滤波该模拟讯号,其中该读取滤波器系包含一频率相关转换函数。
16.如权利要求第11项所述之操作硬盘机读写信道连续时间滤波器之方法,其中该伺服滤波电路系包含一校准讯号产生电路、一伺服滤波校准电路、以及一伺服滤波器。
17.如权利要求第16项所述之操作硬盘机读写信道连续时间滤波器之方法,其系更包含以该伺服滤波器,滤波该模拟讯号,其中该伺服滤波器系包含一频率相关转换函数。
18.如权利要求第16项所述之操作硬盘机读写信道连续时间滤波器之方法,其中该校准讯号产生电路系包含一除法器、一RC滤波器、一限制器、一位准移位器、一反相器,以及一NMOS组件。
19.如权利要求第6项所述之连续时间滤波器,其中该伺服滤波校准电路系包含一相位侦测器、一充电帮浦、以及一回路滤波器。
20.一硬盘读写信道连续时间滤波器,其中该连续时间滤波器系用来接收一模拟讯号,该连续时间滤波器系包含:
一输入多任务器,用以接收该模拟讯号,并且当该连续时间滤波器处于读取模式时,将该模拟讯号传送至该读取滤波电路,以及当该连续时间滤波器处于伺服模式时,将该模拟讯号传送至该伺服滤波电路;以及
一输出多任务器,当该连续时间滤波器处于读取模式时,用以从该读取滤波电路,接收一读取滤波输出讯号,以及当该连续时间滤波器处于伺服模式时,从该伺服滤波电路,接收一伺服滤波输出讯号。
CNB028106652A 2001-05-25 2002-05-22 操作硬盘机读/写信道连续时间滤波器之方法及装置 Expired - Lifetime CN1305062C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/865,861 US6697204B2 (en) 2001-05-25 2001-05-25 Method and apparatus for operating a continuous time filter of a read/write channel for a hard disk drive
US09/865,861 2001-05-25

Publications (2)

Publication Number Publication Date
CN1531731A true CN1531731A (zh) 2004-09-22
CN1305062C CN1305062C (zh) 2007-03-14

Family

ID=25346404

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028106652A Expired - Lifetime CN1305062C (zh) 2001-05-25 2002-05-22 操作硬盘机读/写信道连续时间滤波器之方法及装置

Country Status (5)

Country Link
US (1) US6697204B2 (zh)
EP (1) EP1412940B1 (zh)
CN (1) CN1305062C (zh)
DE (1) DE60218692T2 (zh)
WO (1) WO2002097799A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822600A (zh) * 2021-01-29 2022-07-29 希捷科技有限公司 磁阻非对称性补偿

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552865B2 (en) * 2001-05-25 2003-04-22 Infineon Technologies Ag Diagnostic system for a read/write channel in a disk drive
EP1563500B1 (en) * 2002-11-22 2017-04-26 Marvell International, Ltd. An efficient analog front end for a read/write channel of a hard disk drive running from a highly regulated power supply
KR100564624B1 (ko) * 2004-05-07 2006-03-28 삼성전자주식회사 데이터 저장 시스템에서의 기록 및 재생 주파수 설계 방법및 이를 이용한 디스크 드라이브
US7583459B1 (en) 2004-11-18 2009-09-01 Marvell International Ltd. Method and apparatus for write precompensation in a magnetic recording system
US7211973B1 (en) * 2005-01-07 2007-05-01 Marvell Asia Pte, Ltd. System and process for utilizing back electromotive force in disk drives
US7974037B2 (en) * 2008-02-21 2011-07-05 Hitachi Global Storage Technologies Netherlands, B.V. Techniques for providing DC-free detection of DC equalization target
US8261173B2 (en) * 2009-04-29 2012-09-04 Menara Networks, Inc. Calibration method and circuit for an add-compare-select loop
US8947821B1 (en) 2014-07-17 2015-02-03 International Business Machines Corporation Detecting a servo pattern using a data channel in a magnetic tape drive

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900001594B1 (ko) * 1985-04-30 1990-03-15 가부시끼가이샤 도오시바 플로피디스크장치의 독출회로
JP2799071B2 (ja) * 1990-11-21 1998-09-17 株式会社東芝 磁気記録再生装置
US5463603A (en) * 1992-03-18 1995-10-31 Imp, Inc. Computer disk drive integrated data path circuit optimized for handling both data and servo signals
US5642244A (en) * 1993-02-03 1997-06-24 Texas Instruments Incorporated Method and apparatus for switching between data and servo modes
US5956196A (en) * 1993-04-09 1999-09-21 Western Digital Corporation Disk drive employing dynamically reconfigured read channel to process a read signal at two different frequencies
JPH08212736A (ja) * 1995-02-02 1996-08-20 Toshiba Corp 磁気ディスク装置におけるサーボ信号検出装置及びサーボ信号検出方法
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
US6219387B1 (en) 1996-04-04 2001-04-17 Texas Instruments Incorporated Metric circuit and method for use in a viterbi detector
US5862007A (en) * 1996-04-18 1999-01-19 Samsung Electronics Co., Ltd. Method and apparatus for removing baseline shifts in a read signal using filters
US6437932B1 (en) * 1996-05-16 2002-08-20 Lsi Logic Corporation Decision based time-varying equalizers
US6411452B1 (en) * 1997-03-11 2002-06-25 Western Digital Technologies, Inc. Disk drive employing read error tolerant sync mark detection
JP3464121B2 (ja) 1997-06-11 2003-11-05 沖電気工業株式会社 ビタビ復号方法及びビタビ復号装置
US6148431A (en) 1998-03-26 2000-11-14 Lucent Technologies Inc. Add compare select circuit and method implementing a viterbi algorithm

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822600A (zh) * 2021-01-29 2022-07-29 希捷科技有限公司 磁阻非对称性补偿

Also Published As

Publication number Publication date
US6697204B2 (en) 2004-02-24
WO2002097799A2 (en) 2002-12-05
EP1412940A2 (en) 2004-04-28
WO2002097799A3 (en) 2004-02-26
CN1305062C (zh) 2007-03-14
EP1412940B1 (en) 2007-03-07
US20020176196A1 (en) 2002-11-28
DE60218692T2 (de) 2007-12-06
DE60218692D1 (de) 2007-04-19

Similar Documents

Publication Publication Date Title
US6633447B2 (en) Method and apparatus for compensation of second order distortion
KR101350030B1 (ko) 데이터 처리 회로, 저주파 손실을 감소시키는 방법 및 저장 디바이스
CN1299292C (zh) 记录和再现设备、信号解码电路、纠错方法及迭代解码器
US6804805B2 (en) Method and apparatus for encoding with unequal protection in magnetic recording channels having concatenated error correction codes
JP3453002B2 (ja) 自動調整方法、再生装置及び記憶装置
EP1390950B1 (en) Diagnostic system for a read/write channel in a disk drive
JP4683088B2 (ja) 位相同期回路並びに記録再生装置および電子機器
CN1497581A (zh) 使用部分响应最大似然检测的信号处理设备
JP4118127B2 (ja) データの復号方法およびそれを用いたディスク装置
CN1305062C (zh) 操作硬盘机读/写信道连续时间滤波器之方法及装置
JP2009147648A (ja) A/d変換器及び情報記録再生装置
CN1140055C (zh) 数据解码设备和方法
CN1181472C (zh) 信息再现装置
CN1138255C (zh) 偏移控制电路及偏移控制方法
CN1165050C (zh) 信息记录方法和设备
US6839004B2 (en) High rate run length limited code
CN1444221A (zh) 盘驱动器读写通道中的Turbo编码和解码方法和设备
US20180197573A1 (en) Storage device, controller circuit, and writing and reading method
CN1273984C (zh) 盘驱动器读写通道中的Turbo编码和解码方法和设备
CN1522498A (zh) 维特比侦测器状态计量再规范之方法及装置
US7388523B2 (en) MTR encoding method, MTR decoding method, MTR encoder, MTR decoder, and magnetic recording device
JP2010152951A (ja) 光ディスク駆動装置
JP4443518B2 (ja) 復号装置および復号方法
JP2009245489A (ja) 情報再生装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MARVILLE INTERNATIONAL CO., LTD.

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20090626

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090626

Address after: Bermuda Hamilton

Patentee after: MARVELL INTERNATIONAL Ltd.

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20201224

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20201224

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda Islands

Patentee before: Marvell International Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20070314

CX01 Expiry of patent term