CN1221949C - 带磁头定位控制的盘驱动器伺服控制方法 - Google Patents

Abstract

一种盘驱动器伺服控制方法，其中控制系统相对于磁介质盘表面移动一个磁盘磁头，该盘表面用多个由正交脉冲串图案组成的道进行了编码，该图案包括一个脉冲串图案，后者包括具有脉冲串图案转变的异步多频率道地址码；这些转变在道的宽度上延伸并以交错的方式被设置在交替的道中，从而使相邻道之间的转变都不沿盘的径向方向相对准。

Description

带磁头定位控制的盘驱动器伺服控制方法

技术领域

本发明一般地涉及盘驱动器及其伺服控制方法，且更具体地说，是涉及数字盘驱动器伺服控制系统使用的、用于确定读/写头相对于盘道的位置的道编码系统。

背景技术

在传统的、具有旋转存储介质的计算机数据存储系统中，数据被存储在盘表面上的一系列同心或螺旋的道中。该存储介质可包括诸如一个具有一个表面的盘，在该表面上淀积有磁性材料，如传统的磁盘或磁—光盘。存储在盘上的数据用盘的磁性材料的磁取向的一系列变化来表示。磁取向的这种变化一般包括磁通量的反向，并代表了二进制数的1和0，而这些二进制数又代表了数据。这些二进制数必须用磁头传感器从盘表面读出，该磁头传感器悬浮在盘表面上、并且能在盘相对于磁头以每分钟几千转的速度旋转时检测磁取向的这种变化，并产生变化的数据信号。

在传统上，磁头被安装在由伺服装置移动的盘臂上。一个盘驱动器伺服控制系统控制着臂在盘表面上的运动，以将头从一条道移到另一条道，且一旦处于选定的道上，磁头保持在道中心线上方的路径上。在道寻找操作中，磁头在盘上方移到所希望的一条道上。为了精确地把磁头定位在所希望的道上，需要在盘旋转且头在盘上移动时确定在头下方的道数。

一般地，数据存储盘的道包括道识别信息区域，后者包含预先记录在这些道上的数据。该道识别信息区域包括诸如道地址区域和伺服脉冲串图案区域。可以作为专用伺服系统的一部分或者作为扇区伺服系统而提供该道识别信息。在专用伺服方法中，一个盘的整个表面都记录有道识别信息。一个专用伺服磁头以相对于定位在数据盘表面上方的一个或多个数据读/写头的固定关系被定位在专用伺服盘表面上方。专用伺服头的位置被用来表示数据读/写头的位置。在扇区伺服方法中，各个盘表面包括道识别信息数据和数字数据。该道识别信息和数字数据都由同一磁读/写头读取。在扇区伺服盘表面上的道被分成径向扇区，其具有短的扇区标志、道地址、和其后跟随有较长的数字数据区域的伺服脉冲串图案区域。在该扇区标志区域中的数据向读/写头表明在道中紧跟有位置信息，而在道地址区域中的数据表示道的道数或地址码。

该专用伺服方法在多盘数据存储系统中是最经常使用的，因为用于单个盘应用的专用伺服系统对于道识别信息只使用可用的盘表面面积的一半，因而将不是特别有效率的。对于在配置中具有较少的盘的小型驱动器，扇区伺服方法比专用伺服方法更有效，因为可以用单个的读/写头获得道识别信息并从盘读出数字数据和向盘上记录数字数据，而且还因为较小的盘表面区域被用于道识别信息。随着用户要求盘系统有更大的存储容量，制造者通过减小扇区长度和道的宽度，提供越来越小的用于道识别信息的盘区域。为了在更小的盘区域中获得相同量的道识别信息，该信息必须以越来越高的频率记录。更高的频率增大了读取道识别信息的难度。

传统上，道地址编码数据在盘上被编码为本领域的人员众所周知的格雷码，以有助于校正读取误差；这种读取误差是由于当道识别信息头在盘上移动时对相邻道地址数据的道偏移检测而产生的。道地址被编码为低频模拟信号。道识别信息头可以与用于读取用于扇区伺服盘的数字数据的头是同一个头，也可以是专用伺服头，且该道识别信息头检测道地址数据并产生一个模拟信号；该模拟信号被送给一个前置放大器。一个自动增益控制电路一般接收经过前置放大的信号并产生一个具有降低的动态范围的信号，这使得信号更容易得到处理从而能降低误差。该模拟信号得到峰值检测电路的解调，以确定指定二进制道地址的1和0，且这种道数据被提供给盘驱动器伺服控制系统电路，以提供关于从中读出了伺服位置信息的道的信息。

对于盘上的格雷码道地址信息的高频同步检测，通常需要一个锁相环(PLL)电路。该PLL帮助降低相位起伏、信号幅度的变化和道偏移噪声。道地址的这种同步检测需要在盘的伺服信息区域中的一个同步场，以使PLL的运行与数据存储器件系统时钟同步。不幸的是，该同步场减小了可用于数据记录的盘面积。另外，PLL会引入处理误差，后者可能需要额外的补偿电路部件，从而使道地址解码电路的设计和结构变得复杂。

在有些盘驱动器数据存储系统中，用数字处理方法对来自盘的数字数据进行解调。在这种系统中，必须提供单独的模拟和数字处理通道，以使来自道识别信息区域的信号被提供给一个模拟数据处理通道，而来自数字数据区域的信号被提供给一个数字数据处理通道。在确定了道地址数据之后，知道要将道地址数据数字化并将它提供给数字控制电路，但道地址解调仍然是由模拟电路进行。提供单独的数据通道增加了盘驱动器电路的复杂性并增大了盘驱动器的生产成本。

增大存储容量的希望产生了通常被称为高密度盘驱动器系统的系统，并产生了新的读/写头技术。例如磁致电阻(MR)读/写头变得越来越常见，因为它们允许即使在较低的盘转动速度下以较高的频率读取数据。较高的频率使得道识别信息数据、伺服脉冲串图案数据、和数字数据能占据较小的盘空间，从而增大盘的容量。不幸的是，MR读/写头的非线性响应特性，造成了数字信号中的强二次谐波，这会在所产生的解调道地址数据中引入额外的误差，造成读/写头的误跟随。

从以上讨论，可以看出需要带有道地址编码的盘驱动器和降低整个电路的复杂性并允许窄数据道的检测方案。本发明提供了满足这种需要的盘驱动器伺服控制方法。

发明内容

根据本发明，一种盘驱动器数据存储器件包括一个位置控制系统，该位置控制系统具有一个相对于一个磁介质盘的表面移动一个盘磁头的异步数字磁盘磁头控制器，该磁介质盘具有用异步道地址图案编码的道，该图案包括具有脉冲串图案转换的多频率道地址码，而该脉冲串图案转换在道的宽度上延伸并被以交错的方式设置在交替的道中，从而在相邻的道之间没有转换沿着盘的径向方法对准。该数字盘磁头控制器允许位置控制系统与数字数据通道处理系统分享信号处理部件，并消除了对诸如道地址数据同步检测所需的锁相环的额外部件的需要。该多频率道地址码使得能够以更高的频率来记录道地址数据，从而降低了道识别信息区域所需的盘面积。具有根据本发明构成的位置控制系统的盘驱动器提高了道地址数据检测的精度并降低了整个控制电路的复杂性。

根据本发明的另一方面，提供一种盘驱动器伺服控制方法，该盘驱动器包括一个磁存储介质盘，一个磁头，和一个位置控制系统，其中该道码地址脉冲串图案与具有扇区伺服形式的伺服位置误差信号数据和数字数据一起被记录在盘的道中，该方法包括以下步骤：以磁头检测记录在所述盘表面上的脉冲串图案磁通量转变并产生一个模拟道识别信息信号；位置控制系统将该模拟道识别信息信号转换成数字形式；用位置控制系统中的数字方波发生器和谐波陷波希尔伯特变换滤波器对该数字化的数据进行滤波；从滤波的信号产生四个相继数据点的运行和，并产生A脉冲串部分的同步脉冲串序列和A脉冲串部分的道码脉冲串序列的脉冲串图案序列；存储A脉冲串部分的同步脉冲串序列的脉冲串图案序列基准值；将该A脉冲串部分的道码脉冲串序列的脉冲串图案序列与存储的基准值相比较并对该A脉冲串部分的道码脉冲串序列的脉冲串图案序列进行转换并产生一个A脉冲串部分的道码脉冲串序列道码地址二进制数；从滤波信号产生四个相继数据点的运行和，并产生B脉冲串部分的同步脉冲串序列和B脉冲串部分的道码脉冲串序列的脉冲串图案序列；存储B脉冲串部分的同步脉冲串序列的脉冲串图案序列基准值；将该B脉冲串部分的道码脉冲串序列的脉冲串图案序列与该存储基准值相比较并对该B脉冲串部分的道码脉冲串序列的脉冲串图案序列进行转换并产生一个B脉冲串部分的道码脉冲串序列道码地址二进制数；当该A脉冲串部分的道码脉冲串序列的脉冲串图案的幅度大于该B脉冲串部分的道码脉冲串序列的脉冲串图案的幅度时将一个选择-A信号设定为高，否则将该选择-A信号设定为低；如果该选择-A信号为高，则产生一个包含所述A脉冲串部分的道码脉冲串序列道码地址二进制数的输出信号，否则产生一个包含该B脉冲串部分的道码脉冲串序列道码地址二进制数的输出信号。

从以下对以举例方式说明本发明的原理的最佳实施例的描述，可以理解本发明的其他特征和优点。

附图说明

图1是盘驱动器系统的框图，该盘驱动器系统具有一个伺服控制器，后者带有根据本发明构成的异步、数字伺服信息解调器和道码检测器。

图2表示记录在图1所示的盘的表面上的异步双频率道码。

图3是图1所示的道码检测器的框图。

图4和5是图1所示的盘驱动器伺服控制系统所执行的步骤的流程图。

具体实施方式

参见图1，其中显示了根据本发明构成的扇区伺服数据存储盘驱动器系统111的位置控制系统110。该盘驱动器系统包括一个安装在盘臂114上的磁读/写头112，而盘臂114可借助伺服组件120在包括盘118的存储介质的表面116上移动，在盘118上淀积有磁记录材料119。该读/写头检测记录在盘上的道中的磁性记录材料的磁通量取向的改变。在图1中，为了清楚起见，只显示了一条道122。该读/写头起着传感器的作用，响应于检测的磁通量改变而产生变化的电信号。

图1示意地显示出，道被分成具有伺服信息区域126和其后跟着数据区域128的诸扇区124。控制系统110控制盘臂114在盘上的运动，以将读/写头112从一个道移动到另一个道并使该读/写头保持在所希望道的上方正中央。当读/写头在盘表面116上移动时，读/写头读取在盘制作时记录在盘表面上的道识别信息并将其提供给一个对信息进行异步解调的解调器130。具体地，该解调器产生一个用于确定道地址的道地址信号和一个用于使头保持在道中央的伺服位置误差信号(PES)。以此方式，伺服控制系统110基本上消除了解调的道地址信息中的误差，能够与用于从数字数据区域128读出数据的盘驱动器部件分享信号处理部件，不需要锁相环电路，并且能利用数字技术有效地从解调的道地址信息信号中消除乱真成分。

当读/写头112从道122读取道识别信息时，该头产生一个道识别信息信号，该信号经一个头输出线路132被提供给一个前置放大器134。该前置放大器134放大道识别信息信号并向一个自动增益控制器(AGC)136提供放大的信号，而该AGC136对加在信号上的增益进行调节，以将信号的幅度保持在为简化信息处理、降低噪声和改善系统线性而预定的范围内。来自AGC136的放大信号被提供给一个模/数转换器138，后者根据经一条取样时钟线路140而接收到的取样时钟信号CK对该放大信号进行异步转换。取样时钟信号CK是由一个时序解码器142产生的，后者经一个系统时钟信号线144接收一个系统时钟信号。数字化的道识别信息信号经转换器输出线146而被提供到解调器130，其产生一个道地址码信号以确定道的地址并产生一个位置误差信号(PES)，该位置误差信号表示了将读/写头112保持在道122的中央所需要的伺服运动的方向和程度。该PES经过PES信号线148而被提供给传统的斜坡压合方框150并随后经一条信号线151而被提供给伺服控制器152，该伺服控制器产生提供给伺服装置120的控制信号，以使盘臂114移动并将读/写头112保持在道122的中央。该道地址码信号经道地址信号线154而被提供给道码检测器156，其向伺服控制器提供道地址以确定道122的地址，并随后该道地址码信号经地址检测信号线157而被提供给该伺服控制器。

控制系统110的自动增益控制器(AGC)136、模/数转换器138、和解调器130最好共享数字数据检测通道。即AGC、转换器、和解调器既被用于检测来自道的伺服信息区域126的道识别信息也被用于检测来自道的数据区域128的数字数据。这减少了从盘读出数据所需要的部件的数目，并简化了控制系统的总体结构。因此，来自解调器的数字数据信号经数字数据信号线158而被提供给数字数据处理部件159。

解调器130最好具有在相关的题目为“AsynchronousDigital PES Demodulation Disk Drive Servo Control System”的美国专利申请中所描述的总体设计，该专利是由Wayne Cheung、Chung C.Liu，和F.Edward Mueller提出的并转让给了IBM公司。因此，该解调器最好包括一个方波脉冲发生器和有限冲激响应滤波器，该滤波器具有为提供谐波陷波希尔伯特变换滤波函数而选择的滤波器系数。特别地，某些高密度盘驱动器采用带有磁致电阻(MR)头的读/写头，这种MR头产生可以由希尔伯特变换滤波器有效除去的二次谐波。该滤波器还能得到适当的调节，以除去能由于取样时钟误差和相位起伏而造成PES和道码转换误差的其他噪声和谐波成分。由于该解调器能处理高频PES数据，所以使得道地址数据能以比传统的道地址数据解码系统所能精确解码的频率更高的频率被记录在盘上。这是有利的，因为例如更高频率的数据的记录所占据的盘面积更小，从而给数字数据留下了更大的盘面积。

在图2中，显示了用于被标为TK-9、TK-10、TK-11、和TK-12四条道的道地址码图案。该道地址码图案包括用竖直条160表示的磁通量转变的脉冲串，这种脉冲串沿着盘的径向方向在道的整个宽度上延伸。这些转变被排列在交替的道中，在一条道中带有被称为“A”脉冲串部分的部分，而在下一个道中有被称为“B”脉冲串部分的部分。各个脉冲串部分具有转变的同步脉冲串序列和转变的道码脉冲串序列。该同步脉冲串和道码脉冲串序列在A脉冲串部分中分别被表示为“SA”同步脉冲串序列和“TCA”脉冲串序列。类似地，同步脉冲串和道码脉冲串序列在B脉冲串部分中分别被表示为“SB”同步脉冲串序列和“TCB”脉冲串序列。注意这些脉冲串转变没有沿着盘径向方向与相邻道中的转变对准。

该同步脉冲串序列被用于产生同步脉冲和建立作为自适应二进制检测阈值的基准信号幅度，如下面所进一步描述的那样。该同步脉冲串包括几个“1”图案，其后跟有一个“0”图案。道码脉冲串跟随着同步脉冲串。如图2所示，一个“1”被编码为“1010”并将产生一个第一频率信号。一个“0”被编码为“1111”并将产生一个其频率为第一信号的两倍的第二频率信号。即一个“1”包括一个其后面不跟有转变(一个空白空间)的转变(在图2中用一条竖直条表示)，而在该空白空间后面跟有另一个转变(一个竖直条)且其后又不跟有转变(一个最后的空白空间)。一个“0”包括一个由四个转变组成的序列(在图2中用连续的四条竖直条表示)。以此方式，一个“0”具有的转变的数目是“1”的两倍，因而产生具有两倍频率的道位置信号。道码脉冲串跟随着同步脉冲串。根据本发明，道码脉冲串不一定是格雷码。

因此，在图2中，用于第一道的道地址码图案，TK-9，包括一个同步脉冲串序列，它是两个包含道中的前面的两对转变(1-2和3-4)的“1”和一个包含与道中的第五和第六转变(5-6)有关的转变的“0”。与道中的第七和第八转变(7-8)有关的转变包括一个“1010”序列，因而定义了一个数字“1”，而与在下一个转变序列(1-2和3-4)中的首先两个转变有关的转变每个定义数字“0”。最后，最后的“1010”序列(5-6)定义了最后的“1”，以包括一个用于TK-9的二进制数“1001”道码或数字九。最后重复的“1”图案构成了TK-9中的最后两个(7-8)转变，以标明一个“A”脉冲串。类似地，用于第二道TK-10的道地址码图案可读作二进制数“1010”，后者包括数字十，其后跟有最后重复的“0”图案，以标明一个“B”脉冲串。在图2的底部显示了用于A和B脉冲串的同步脉冲，以有助于描述同步脉冲串和道码脉冲串。

由于道码转变脉冲串被编码为“1”和“0”从而使包含“0”的转变所具有的转变的频率是具有“1”的转变的频率的两倍，所以“0”信号可以被看成是“1”信号的二次谐波。如上所述，解调器130包括一个带有希尔伯特变换系数的数字滤波器，以除去二次谐波。因此，滤波器的输出端一定会产生道码信号，该信号带有包含具有较大幅度并处于基频的“1”的信号部分和包含“0”并具有较低幅度的部分。因此，道码检测器156能通过利用一个数字滤波器来检测道码数据，该数字滤波器可与PES数据的解调一起使用。以此方式，逻辑电路可在数字数据通道、PES数据通道和道码数据通道之间共享。这种部件共享降低了电路的大小、成本和复杂性。

道码的检测和解调可结合图3解释，图3是图1所示的道码检测器156的框图。如上所述，该道码检测器经道地址信号线154接收道地址信号。在该道码检测器中，该道地址信号被提供给一个运行和电路202和同步脉冲与时序控制电路204。该道地址信号是按照以下顺序来提供的，即一个部分标志脉冲，其后跟有一个“A”部分“SA”同步脉冲串序列、一个“A”部分“TCA”道码脉冲串序列，其后跟有一个“B”部分“SB”同步脉冲串序列和一个“B”部分“TCB”道码脉冲串序列。取样时钟信号CK频率被选择为“0”道码图案转变频率的四倍和“1”道码图案转变频率的八倍。扇区标志信号启动计数器204的时钟脉冲CK的计数，以检测“SA”同步脉冲或“SB”同步脉冲串。如上所述，控制电路204通过检测其后在一个同步脉冲串的结束处跟有一个“0”图案脉冲串的“1”图案脉冲串，来确认同步脉冲。同步脉冲从控制电路204经过信号线206而被运行和电路所接收并表示道码检测时间间隔的开始。

运行和电路202和同步脉冲与时序计数电路204，根据是检测到了“A”脉冲串信号还是“B”脉冲串信号，分别使“SA”与“SB”同步脉冲串信号和“TCA”与“TCB”道码信号被存储在SA寄存器208和SB寄存器210中。对于“SA”与“SB”脉中串信号，运行和电路将四或更多的相继数据点相加，以用作同步幅度基准数据，其中该基准数据被用作道码二进制检测阈值。对于“TCA”与“TCB”道码信号，该运行和电路将四或更多的相继数据点相加，以产生用于道编码检测的运动平均数据点。这降低了信号项中的噪声。在各个相应的时钟时间，根据是检测到了“A”脉冲串还是“B”脉冲串信号，SA寄存器或SB寄存器的内容提供给基准寄存器212。该基准寄存器对于盘的每一个伺服扇区都得到更新，以作为用于“SA”与“SB”信号的比较基准值。即，对于一个伺服扇区，一个“SA”或“SB”信号如果不与基准寄存器212中的基准值相匹配，则它就不是有效的。

道码检测器156中的一个数据比较器214包括数字数据相关和比较电路，以确认同步脉冲与时序计数电路204产生的同步脉冲、检测道码二进制数数据、并产生一个选择信号以为伺服控制器152选择道码A或B输出。为了确认同步脉冲，该比较器检测一个高幅度—至—低幅度(“1”图案至“0”图案)的转变，以产生一个“同步—脉冲串—低”信号，后者经同步脉冲串信号线216而被提供给同步脉冲与时序控制电路204。该“同步—脉冲串—低”信号当来自运行和电路202的输入信号比前面的运行和信号低一半时是高的，且在两个CK时钟周期中保持为高。否则该信号就是低的。当读/写头处于偏离道的位置时，从两个脉冲串部分A和B检测的道码可以都是有效的。然而，在比较了检测的道码数据之后，只有一个道编码被作为输出。在该最佳实施例中，选择了具有较大幅度的信号。为了检测道编码数据，该比较器将来自运行和电路的数据点与存储在基准寄存器212中的基准值进行比较，并在该比较表明与“TCA”图案相匹配时产生一个“道—码—A”信号，而在该比较表明与“TCB”图案相匹配时产生一个“道—码—B”信号。最后，该比较器产生一个“选择—A”信号，该“选择—A”信号在比较表明出道码“TCA”时为高，而在比较表明出道码“TCB”时为低。即，如果前面读出的“TCA”信号大于“TCB”信号，则“A”脉冲串数据得到表明。否则，最近读出的“TCB”信号为适当的输出道数据。该输出被提供给道码输出寄存器218并被经道码检测器输出线157而被提供给伺服控制器152(图1)。

图4是根据本发明构成的控制系统110所执行的步骤的流程图。该流程图步骤是借助硬件电路或微处理器硬件与控制系统中的电路的结合而进行的。由第一个流程图框302所表示的初始步骤，是检测记录在盘表面上的磁通量转变，并产生一个道识别信息信号。在框304的下一个步骤，是将该信号前置放大，随后是在流程图框306用自动增益控制电路对该信号进行处理。在流程框308，该系统利用采用具有取样时钟信号CK的异步取样的模/数转换器，将模拟的道信息信号转换成数字形式。在框310，该系统用方波形成器和希尔伯特变换滤波器对该数字化数据进行处理。如上所述，这些步骤302至310可由被数字数据、PES数据、和道码数据通道所共享的部件完成，以增加效率并降低成本复杂性和尺寸。控制系统在框312进行的下一个步骤，是从用于检测上述的“SA”、“SB”、“TCA”、和“TCB”脉冲串序列的滤波信号产生由四个相继数据点组成的运行和。该步骤是由道码检测器的运行和电路进行的，其进一步的运行步骤在图5中得到了更详细的描述。

图5是根据本发明构成的控制系统110的道码检测器进行的步骤的流程图。该流程图步骤是借助逻辑电路或微处理器硬件与控制系统中的电路的结合而进行的。首先，在流程框402，同步脉冲与时序计数电路被一个扇区标志脉冲所复位，后者表示伺服扇区的开始。“SA”、“SB”、“TCA”和“TCB”脉冲串图案的检测根据结合图4所描述的步骤开始。设“A”脉冲串数据首先得到接收和处理，则在流程框404，同步脉冲与时序计数电路产生一个SA选通信号，以将来自运行和电路的运行和数据锁存到SA寄存器。在流程框406，数据比较器检测同步脉冲串幅度的转变并将“同步—脉冲串—低”信号设定到一个高值，以确认一个SA脉冲。结果，该运行和电路在流程框408从输入数据产生一个“SA”脉冲。随后，在框410，该“SA”和“TCA”数据得到处理并被运行和电路提供给SA寄存器和基准寄存器。

在流程框412，数据比较器通过比较运行和数据和基准寄存器数据而进行“TCA”数据转换，以产生道码数数据并将其提供给输出寄存器。最后，在框414，响应于同步脉冲与时序计数电路产生的选通脉冲信号，完成“TCA”转换处理，以结束处理。在流程框416，由框404至408表示的步骤得到重复，这一次是为了“B”脉冲串数据。因此，“SB”数据被保存在基准寄存器中，运行和数据被锁存在SB寄存器，且为“B”脉冲串数据进行适当的选通脉冲和处理步骤。

在框418，比较器将SB数据与SA数据相比较，并在“TCA”脉冲串数据大于“TCB”脉冲串数据时将“选择—A”信号设定为高。否则该“选择—A”信号被设定为低。在流程框420，由框410至414表示的步骤得到重复，这一次是为了“B”脉冲串数据。最后，在流程框422，根据“选择—A”信号的电平，道编码数被作为“A”脉冲串图案值或“B”脉冲串图案值而从输出寄存器输出。

虽然已经结合扇区伺服盘驱动器对最佳实施例的盘驱动器位置控制系统进行了描述，但本发明的原理也可被应用于专用伺服控制系统。上述的盘驱动器伺服控制系统对于数据存储器件具有广泛的用途，并采用了数字异步道位置解调器来检测包含多频率道地址码的正交道码。该数字解调器的优点在于允许伺服控制系统与数字数据通道与PES数据通道处理系统共享信号处理部件，并消除了对进行道地址数据的同步检测所需的、诸如锁相环之类的额外部件。这种多频率道地址码使得道地址数据能够以更高的频率得到记录，从而降低了道地址信息所需的盘面积。

以上根据目前的最佳实施例描述了本发明，从而能对本发明进行理解。然而，有很多存储器件和盘控制器的配置，虽然在这里未作具体描述，却是本发明所能够适用的。因而本发明不应限于这里所描述的具体实施例，相反，应该理解的是本发明在一般的意义上对存储器件和盘控制器具有广泛的适用性。因而在所附权利要求书的范围之内的所有修正、变更、或等价的设置，都应被认为在本发明的范围之内。

Claims (2)

1.一种盘驱动器伺服控制方法，该盘驱动器包括一个磁存储介质盘，一个磁头，和一个位置控制系统，其中该道码地址脉冲串图案与具有扇区伺服形式的伺服位置误差信号数据和数字数据一起被记录在盘的道中，该方法包括以下步骤：

以磁头检测记录在所述盘表面上的脉冲串图案磁通量转变并产生一个模拟道识别信息信号；

位置控制系统将该模拟道识别信息信号转换成数字形式；

用位置控制系统中的数字方波发生器和谐波陷波希尔伯特变换滤波器对该数字化的数据进行滤波；

从滤波的信号产生四个相继数据点的运行和，并产生A脉冲串部分的同步脉冲串序列和A脉冲串部分的道码脉冲串序列的脉冲串图案序列；

存储A脉冲串部分的同步脉冲串序列的脉冲串图案序列基准值；

将该A脉冲串部分的道码脉冲串序列的脉冲串图案序列与存储的基准值相比较并对该A脉冲串部分的道码脉冲串序列的脉冲串图案序列进行转换并产生一个A脉冲串部分的道码脉冲串序列道码地址二进制数；

从滤波信号产生四个相继数据点的运行和，并产生B脉冲串部分的同步脉冲串序列和B脉冲串部分的道码脉冲串序列的脉冲串图案序列；

存储B脉冲串部分的同步脉冲串序列的脉冲串图案序列基准值；

将该B脉冲串部分的道码脉冲串序列的脉冲串图案序列与该存储基准值相比较并对该B脉冲串部分的道码脉冲串序列的脉冲串图案序列进行转换并产生一个B脉冲串部分的道码脉冲串序列道码地址二进制数；

当该A脉冲串部分的道码脉冲串序列的脉冲串图案的幅度大于该B脉冲串部分的道码脉冲串序列的脉冲串图案的幅度时将一个选择-A信号设定为高，否则将该选择-A信号设定为低；

如果该选择-A信号为高，则产生一个包含所述A脉冲串部分的道码脉冲串序列道码地址二进制数的输出信号，否则产生一个包含该B脉冲串部分的道码脉冲串序列道码地址二进制数的输出信号。

2.根据权利要求1的方法，其特征在于将模拟道识别信息信号转换成数字形式的步骤包括利用具有根据取样时钟信号的异步取样的模/数转换器。

Images