CN1193794A - 数字记录/重现装置的自适应信号处理方法及其电路 - Google Patents

数字记录/重现装置的自适应信号处理方法及其电路 Download PDF

Info

Publication number
CN1193794A
CN1193794A CN98105271A CN98105271A CN1193794A CN 1193794 A CN1193794 A CN 1193794A CN 98105271 A CN98105271 A CN 98105271A CN 98105271 A CN98105271 A CN 98105271A CN 1193794 A CN1193794 A CN 1193794A
Authority
CN
China
Prior art keywords
data
signal
error
balanced
signal sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98105271A
Other languages
English (en)
Other versions
CN1110048C (zh
Inventor
李命焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1193794A publication Critical patent/CN1193794A/zh
Application granted granted Critical
Publication of CN1110048C publication Critical patent/CN1110048C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/94—Signal drop-out compensation
    • H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/935—Regeneration of digital synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Abstract

在数字记录/重现装置中的一种自适应地处理信号的方法及其电路,该方法包括:对输入信号采样并输出;检测采样数据是否为已知信号序列;检测轨迹模式;均衡采样数据并输出;确定均衡数据并且输出;以及更新均衡系数;在测出轨迹模式后直接在剩余的已知信号序列周期期间产生用于补偿误差的采样时钟;利用确定的数据和均衡数据之间的误差更新上述均衡系数;并且在已知信号序列周期之外的一个周期中产生用于补偿误差的采样时钟。

Description

数字记录/重现装置的自 适应信号处理方法及其电路
本发明涉及在数字记录/重现装置中用于自适应地处理信号的方法及其电路，特别是涉及用已知的信号序列对码元定时恢复和均衡进行自适应处理的方法及其电路。
随着设备和数字技术的发展，大部分惯用的模拟处理已经被改成了稳定并且用途广泛的数字信号处理。电视在许多方面显著地依赖于数字信号处理技术，并且生产了许多采用数字信号处理技术的集成电路(ICS)。与电视类似，盒式磁带录像机(VCR)作为一种典型的记录/重现装置也在数字化，其中的信号格式是数字化的，但是其信号处理仅仅在有限的方面被数字化，这主要是由于VCR的系统特性造成的。换句话说，由于用来在磁带上存储和由其重现信号的机械部分之间存在相互作用不断变化的因素，大部分信号处理是采用模拟格式来执行的。由于在数字VCR中使用的数据是二进制的数据，这种数字的VCR可以引入一种信号处理已被相对简化的通信系统。
为了优化输入信号的采样定时，并且补偿发射机和接收机的振荡器之间的频率变化，接收机时钟的频率和相位必须要连续地调节。另外，象数字VCR那样的接收机中的定时必须与输入数据的码元同步。这种技术被称为码元定时恢复。
码元定时恢复可以采用开环的信号处理方法和闭环的信号处理方法。一般来说，由于闭环结构的性能优于开环结构的性能，最好是采用闭环的结构。为了获得定时相位误差，通常是采用一种使用过采样技术的N倍通带边缘分量最大化(BECM)算法，在名称为全数字调制解调器接收机中的通带定时恢复(“Passband Timing Recovery in an All-Digital Modem Receiver”)D.N.Godard，IEEE Trans.on Communications，vol.COM-26，nO.5，pp.517-523，May 1978的文献(1)中描述了这种算法。作为另一种用来获得定时相位误差的典型方法，目前有一种建议是采用码元定时恢复和码元速率采样的Mueller &Müller(以下被称为“MM”)算法，在名称为在数字同步数据接收机中的定时恢复(“Timing Recovery in Digital Synchronous Data Receiver”)K.H.Mueller& M.Müller，IEEE Trans.on Communications，vol.COM-24，No.5，pp.516-531，May 1976的文献(2)中描述了这种算法。
图1到图3表示了实现码元定时恢复环路的可能的方法。最简单的实用系统如图1所示，即在均衡器13前面设置一个定时检测器12，例如上述文献(1)中所述。在图1中，模/数(A/D)转换器11按照采样时钟对一个输入信号采样，并且向定时检测器12和均衡器13提供采样数据。定时检测器12根据这一采样数据检测定时相位误差，并且向A/D转换器11提供用于补偿相位误差的采样时钟。用均衡器13均衡采样的数据。因此，图1中的定时检测器12不会受到均衡器13的影响。这就是一种过采样方法，其中的采样时钟应该是码元频率(symbol frequency)的N倍。
图2表示了一种结构，其中的均衡器设在定时检测器前面，如上述文献(2)中所述。在图2中，模/数(A/D)转换器21按照采样时钟对一个输入信号采样，并且由均衡器22来均衡A/D转换器21输出的采样数据。定时检测器23检测均衡器22输出的均衡数据的定时相位误差，并且向A/D转换器21提供用于补偿相位误差的采样时钟。这样，图2中的均衡器22就是一个相对分离的均衡器。因此，即使是没有充分地执行码元定时恢复，均衡器22也能起到一个插补装置的作用，根据均衡器22输出的码元间(inter-symbol)干扰(ISI)消除信号来执行定时误差检测，从而减少定时偏差。然而，在这种情况下必须要提高信号处理速度。此外，如果有严重的噪声，由于初始定时误差造成的会聚失调，均衡器22不一定能正确地工作。
按照图1和2所示的方法，由于必须用设在定时检测器12和23内部的电压控制振荡器(VCO)检测到的定时相位误差信号来检测A/D转换器的采样位置，其硬件电路比较复杂。为了克服这种缺点，用图3的系统构成了一个有效的数字接收机，在名称为在数字调制解调器中的内插一部分I：原理(“Interpolation in Digital Modems-Part I：Fundamentals”)Floyd M.Gardner，IEEE Trans.on Communications，vol.COM-41，No.3，pp.501-507，March1993的文献(3)中描述了这种接收机。
在图3中，一个模/数(A/D)转换器31用一个固定VCO32产生的固定振荡频率作为采样时钟对输入的信号采样。用一个插补器33插入A/D转换器31输出的采样数据，并且将插入的数据提供给定时检测器34和均衡器36。由定时检测器34检测来自插入数据的定时相位误差。用一个控制器35产生插补器33的插入时钟，以便控制采样数据的相位。用均衡器36来均衡插入的数据。
按照图3所示的方法，A/D转换是采用固定的时钟来执行的，并且通过调节插补器33的相位来执行采样，从而产生一个码元定时恢复信号。尽管图3所示的方法仍然需要采用过采样技术，但是其采样频率是容易实现的，因为执行A/D转换的采样速率稍稍高于码元(symbol)时钟频率的速率。
DVCR需要快速的信号处理，其码元速率大于或是等于40MHz。因此，在实践中很难在DVCR中采用利用过采样技术的码元定时恢复方法。即使是可以做到，这种产品也是非常昂贵的。然而，为了快速地完成系统初始化，DVCR在最初要向各个轨迹发送规定的码元，而这种码元就可以作为训练序列。因此，由于MM算法在给定训练序列下可以有效地运算，采用MM算法的码元定时恢复技术具有一定的优点。
另外，DVCR的均衡器主要是用于校正脉冲的波形，而不是用来清除多径噪声(multipath noise)的。DVCR的均衡器与普通电视机中用于地面广播的均衡器相比具有比较短的滤波器抽头(tap)长度(大约有5个抽头)和比较高的采样频率(大约40MHz)。因此，很难实现过采样技术所需的部分均衡(fractionalequalizing)结构，进一步还需要一个自适应均衡器。
为了解决上述问题，本发明的目的是提供一种方法，用于在各个轨迹的起始部分中用已知的信号序列对码元定时恢复和均衡进行自适应处理。
本发明的另一目的是提供一种电路，用于在各个轨迹的起始部分中用已知的信号序列对码元定时恢复和均衡进行自适应处理。
为了实现上述目的所提供的自适应信号处理方法，包括以下步骤：按照采样时钟对输入的信号进行采样，并且输出采样数据；检测这一采样数据是不是已知的信号序列，并且按照预定的轨迹图根据检测到的已知信号序列来检测轨迹模式；按照预定的均衡系数来均衡采样数据，并且输出均衡的数据；确定均衡的数据，并且输出确定的数据；以及，采用按照轨迹图预先存储的参考信号和均衡数据之间的误差来更新上述均衡系数，在检测出轨迹模式之后直接在剩余的已知信号序列周期期间产生用于补偿误差的采样时钟；利用确定的数据和均衡数据之间的误差来更新上述均衡系数；并且在已知信号序列周期之外的一个周期中产生用于补偿误差的采样时钟。
为了实现另一个目的所提供的自适应信号处理电路，包括：一个模/数(A/D)转换器，用于按照采样时钟对输入的信号采样，并且输出采样数据；一个均衡器，用来按照预定的均衡系数来均衡上述采样数据，并且输出均衡的数据；一个确定器，用于确定均衡的数据并且输出确定的数据；第一检测器，用于检测上述采样数据是不是已知的信号序列，按照预定的轨迹图根据检测到的已知信号序列检测出轨迹模式，并且在检测出轨迹之后向均衡器输出一个选择信号和一个直接启动的启动信号；一个发生器，用于根据检测到的轨迹图产生一个参考信号；第二检测器，用于在根据选择信号检测出轨迹模式之后直接在剩余的已知信号序列周期期间检测上述参考信号，在已知信号序列周期之外的一个周期中选择确定的数据，并且检测选择信号与均衡数据之间的误差；以及一个由启动信号来启动的定时检测器，用来产生用于补偿误差的采样时钟，采用这一误差来更新均衡器的均衡系数。
通过以下参照附图对最佳实施例的详细说明可以进一步认识到本发明的上述目的及其优点。其中：
图1是实现一种方法的示意性框图，其中在均衡之前执行一般的码元定时恢复；
图2是实现一种方法的示意性框图，其中在码元定时恢复之前执行一般的均衡；
图3是实现另一种方法的示意性框图，其中在均衡之前执行一般的码元定时恢复；
图4是按照本发明第一实施例的一个电路图，在图中表示了数字记录/重现装置的一个自适应信号处理电路；
图5A到5H是一些定时图，用于说明图4的电路；
图6是按照本发明第二实施例的一个电路图，在图中表示了数字记录/重现装置的一个自适应信号处理电路；以及
图7是按照本发明第三实施例的一个电路图，在图中表示了数字记录/重现装置的一个自适应信号处理电路。
以下参照有关的附图来说明按照本发明的用于数字记录/重现装置的自适应信号处理的方法及其电路。
图4是按照本发明第一实施例的一个电路图，在图中表示了数字记录/重现装置的一个自适应信号处理电路，该电路可以用于图2所示的结构。在图4中，用A/D转换器102对由磁头(未示出)读出的信号进行采样，将其变成数字数据，并且通过均衡器104来恢复码元定时。
此处需要简要地说明由DVCR的磁头读出的信号格式。从磁头开始扫描的起始部分开始，信号的每个轨迹中包括一个插入和轨迹信息(insert and trackinformation)(ITI)段，一个音频段，一个视频段，以及一个子码段。如图5A中所示，每个轨迹的ITI段包括1400比特的段首标记区，1830比特的起始同步块区(SSA)，90比特的轨迹信息区(TIA)，以及一个280比特的段尾标记区。此处的段首标记区，TIA以及段尾标记区的数据是根据轨迹图F0，F1和F2已知的数据，而SSA的数据是由用于各个轨迹图(track pattern)的三个10比特的预定的同步图形构成的。
另外，在DVCR中，如果磁头在重现期间偏离了磁记录介质的轨迹，由于磁头的输出下降并且其误差增大，难以实现DVCR的正常重现。因此，可以按照F0到F1到F0到F2的图形顺序在连续的轨迹上写入不同的引导信号。来自被磁头密切跟踪的那条轨迹的前面和后面的轨迹上的引导信号的串音被相互比较，从中检测出磁头对前面的轨迹或是后面的轨迹的跟踪偏差，以此来控制磁头准确地跟踪一条目标轨迹。
信息包检测器106按照由伺服机构产生的代表一条轨迹起始点的轨迹起始信号(TSS)(图5C)来检测A/D转换器102输出的ITI段(图5A)的ITI段首标记数据(图5B)，从中检测出轨迹模式。
如上所述，已知信号序列出现在轨迹的各个段的段首标记区和段尾标记区上。尽管所有这些信号序列都是可供使用的，由于DVCR的信号处理是在轨迹的各个单元中重新开始的，在本发明中使用了ITI段的数据。最初的操作是用来自ITI段的数据的ITI段首标记数据执行的。换句话说，在本发明中用于均衡和定时恢复的信号是ITI段首标记数据。然而，由于其他信号也是二进制的数据，即使是采用其他信号也可以通过判断来执行后续的信号处理。
为了利用已知的信号，必须要准确地检索信号的位置。由于VCR是使用磁带作为存储介质进行机械操作的，轨迹的起始点有可能出现偏差。因此，首先需要检索所使用的信号的位置。为此而使用了由伺服机构产生的关于轨迹起始点的TSS。换句话说，信息包检测器106采用顺序的段首标记数据根据图5C中所示的TSS用对应着被忽略段首标记数据的最大误差容限的比特检测出轨迹模式。此处，由于TSS有一定的误差范围，可以使用整个长度上除去预定部分的一部分已知数据。由于TSS可能处在实际的轨迹前面，如图5D中所示，如果TSS的最大误差容限是100比特，ITI段首标记区的有用数据就是1400-(200+a)比特。其中的字母a′表示用于稳定操作的余量。
轨迹模式(track mode)代表了当前的轨迹是哪个轨迹图F0，F1或是F2。这三个轨迹图各自在段首标记区中具有一个预定的信号。因此，信息包检测器106就存储这一预定信号，将其作为参考信号，并且通过检查或是比较输入信号与参考信号之间的关系来检测出轨迹模式。轨迹模式是按照预定的顺序排列的，例如是F0到F1到F0到F2。这样，在最初的操作期间检测到轨迹的模式之后，就可以使用具有预定顺序的轨迹图的参考信号。如图5E所示，在段首标记区的预定周期期间，如果确定了轨迹模式，就能用剩下的段首标记区的参考信号对通过磁头重现出来的信号进行自适应均衡，或是可以执行定时误差检测，以下要对此加以说明。
如果在信息包检测器106中检测到轨迹模式，就在图5F中所示的时间点上将轨迹模式检测信号DET提供给参考信号发生器108，同时将图5G所示的选择信号W1提供给多路转换器(MUX)112。另外将图5H中所示的启动信号W2提供给均衡器104和定时检测器116。此处图5G中所示的选择信号W1是这样一个信号，它表示从图5D所示的轨迹模式检测周期的端点的定时到ITI段首标记区的端点的定时是逻辑“高”。图5H所示的启动信号W2是这样一个信号，它表示紧接在图5D所示的轨迹模式检测周期的定时之后是逻辑“高”。
参考信号发生器108按照轨迹模式检测信号DET产生对应轨迹图的参考信号，并将其提供给多路转换器112的第一输入端口1。按照各个轨迹图预先将ITI段首标记区的参考信号存储在参考信号发生器108中。多路转换器112按照图5G中所示的选择信号W1的逻辑“高”选择一个从参考信号发生器108产生的参考信号序列，并将其提供给第一输入端口1。减法器114从在多路转换器112中选择的参考信号序列中减去均衡器104输出的均衡信号序列，并且用相减的结果来更新均衡器104的滤波器系数。定时检测器116获得从多路转换器112选择的参考信号序列与均衡器104输出的数据之间的误差，然后向A/D转换器102提供用于补偿这一误差的采样频率。
如果信息包检测器106向多路转换器112提供了代表已知信号序列(ITI段的段首标记区)结束的逻辑“低”的选择信号，多路转换器112就选择确定器100的一个输出，将其提供给第二输入端口0。减法器114从确定器110的输出中减去均衡器104的输出。在均衡器104中连续地使用由相减的结果所确定的误差。定时检测器116向A/D转换器102提供采样时钟，用于补偿由多路转换器112选择的确定器110的输出与均衡器104的输出之间的误差即确定的误差。
即使是信息包检测器106仅仅在最初的操作期间才执行对轨迹模式的选择，仍可以在预定的轨迹图顺序中确定轨迹的模式，这是因为轨迹的顺序是预先确定的。总之，为运行均衡器104对已知信号序列主要采用了一种LMS(Least Mean Square)算法，和对随机信号序列主要采用DD(直接判决)算法这种LMS算法是最普遍使用的算法，它取决于用于减少均方根误差至最小(MSE)的收敛性。
另外，定时检测器116采用将MM算法与用于均衡器104的DD算法相结合，用来补偿上述的信道特性。换句话说，由于均衡器104被设置在定时误差环路中，就需要采用这种与定时误差有关的操作。
换句话说，用于码元定时恢复的MM算法采用了上述文献(2)中所述的DD方法，它适用于接收抑制载波的基带信号，并且对于二进制幅值信号提供良好的性能。在准确地知道信道失真，或是信道特性随时间的变化不是很快的情况下，可以获得良好的性能。另外，在MM算法中假设了信道脉冲响应是基于上升的余弦频谱脉冲的，并且主要是使用一种采用上升余弦频谱脉中的对称性的类型A。类型A的特征在于，具有各种下降(roll-offs)的Nyquist脉冲值α越小，定时函数的斜率就越大，这就意味着降低了轨迹的抖动值。另外，由于MM算法采用了DD方法，难以实现载波恢复和耦合，然而，这一点并不重要，因为在DVCR中不需要载波恢复。此外，按照DD方法，跟踪性能在信噪比(SNR)降低时会出现恶化。为了解决这一问题，本发明在最初阶段利用已知的数据(ITI前置数据)就可以实现快速收敛。
图6是按照本发明第二实施例的一个电路图，在图中表示了数字记录/重现装置的一个自适应信号处理电路，该电路也可以用于图1所示的结构。
在图6中，模、数(A/D)转换器202对由磁头重现的信号采样，并将其提供给确定器208和均衡器214。信息包检测器204用伺服机构产生的代表轨迹起点的轨迹起始信号TSS来反映ITI段首标记数据的最大误差，按照各个轨迹图利用作为已知信号序列的ITI段首标记数据检测出轨迹模式，将轨迹模式检测信号DET提供给参考信号发生器206，将图5G中所示的选择信号W1提供给多路转换器210的选择端口SEL，用于在检测到轨迹模式之后直接在剩余的ITI段首标记数据周期期间执行码元定时恢复和均衡，并且在检测到轨迹模式之后直接将图5H中所示的持续具有逻辑“高”周期的启动信号W2提供给定时检测器212。
参考信号发生器206按照轨迹模式检测信号DET产生对应轨迹图的参考信号序列，然后将其提供给多路转换器210的第一输入端口1。多路转换器210在段首标记数据周期期间按照选择信号W1选择由参考信号发生器206产生的一个参考信号序列，并且选择在另一个数据周期中提供给第二输入端口0的由确定器208确定的数据，然后将选择的数据输出到定时检测器212。采用MM算法的定时检测器212检测这一选择信号与A/D转换器202输出的采样数据之间的误差，然后将补偿这一误差的采样时钟提供给A/D转换器202。
延迟器216用均衡器214的中间抽头(center taps)数来延迟由信息包检测器204产生的选择信号W1，并且将延迟的信号提供给多路转换器224的选择端口SEL。延迟器218用均衡器214的中间抽头数来延迟信息包检测器204产生的启动信号W2，并且将延迟的信号提供给均衡器214。延迟器220用均衡器214的中间抽头数来延迟参考信号发生器206产生的参考信号序列，并且将延迟的信号提供给多路转换器224的第一输入端口1。此处，如果均衡器214是一个具有N个抽头的滤波器，其中间抽头就是N/2。
均衡器214是由延迟器218延迟后的启动信号W2启动的。确定器222确定均衡器214的输出，并且将确定的数据提供给多路转换器224的第二输入端口0。多路转换器224按照由延迟器216延迟的选择信号W1来选择由延迟器220延迟的参考信号序列，或是选择由确定器222确定的数据，并且将选择信号提供给减法器226。减法器226用选择信号与均衡器214的输出信号之间的误差信号来更新均衡器214的滤波器系数。
图7是按照本发明第三实施例的一个电路图，在图中表示了数字记录/重现装置的一个自适应信号处理电路，该电路也可以用于图3所示的结构。
在图7中，模/数(A/D)转换器302按照一个振荡器304产生的固定频率的采样时钟对由磁头重现的输入信号采样。一个插补器306对A/D转换器302输出的采样数据进行插入，并且将插入的数据输出到信息包检测器308，确定器312，定时检测器316，以及均衡器320。
信息包检测器308用伺服机构产生的代表轨迹起点的轨迹起始信号TSS来反映段首标记数据的最大误差，按照各个轨迹图利用作为已知信号序列的段首标记数据检测出轨迹模式，将轨迹模式检测信号DET提供给参考信号发生器310，将图5G中所示的选择信号W1提供给多路转换器314的选择端口SEL，用于在检测到轨迹模式之后直接在剩余段首标记数据周期期间执行码元定时恢复和均衡，并且在检测到轨迹模式之后直接将图5H中所示的持续具有逻辑“高”周期的启动信号W2提供给定时检测器316。
参考信号发生器310按照轨迹模式检测信号DET产生对应轨迹图的参考信号序列，然后将其提供给多路转换器314的第一输入端口1。多路转换器314在段首标记数据周期期间按照选择信号W1选择由参考信号发生器310产生的一个参考信号序列，并且选择在另一个数据周期中提供给第二输入端口0的由确定器312确定的数据，然后将选择的数据输出到定时检测器316。采用MM算法的定时检测器316检测这一插入数据与多路转换器314输出的选择数据之间的误差，然后将补偿这一误差的相位校正插入时钟提供给一个控制器318。
延迟器332用均衡器320的中间抽头数来延迟信息包检测器308产生的选择信号W1，并且将延迟的信号提供给多路转换器330的选择端口SEL。延迟器324用均衡器320的中间抽头数来延迟信息包检测器308产生的启动信号W2，并且将延迟的信号提供给均衡器320。延迟器326用均衡器320的中间抽头数来延迟参考信号发生器310产生的参考信号序列，并且将延迟的信号提供给多路转换器330的第一输入端口1。均衡器320是由延迟器324延迟后的启动信号W2启动的。确定器328确定均衡器320的输出，并且将确定的数据提供给多路转换器330的第二输入端口0。多路转换器330按照由延迟器322延迟的选择信号W1来选择由延迟器324延迟的参考信号序列，或是选择由确定器328确定的数据，并且将选择信号提供给减法器332。减法器332用选择信号与均衡器320的输出信号之间的误差信号来更新均衡器320的滤波系数。
本发明可以应用于具有已知信号序列的信号格式的存储介质或是通信媒体。
按照本发明的自适应信号处理是采用已知信号序列在DVCR中的一个ITI段上执行的，用一个TSS信号来考虑已知信号序列的最大误差，从而通过检测各个轨迹之间的关系来选择适用于各个轨迹的这种自适应信号处理和训练序列，以此来改进DVCR的性能。

Claims (22)

1.在根据对包括已知信号序列的输入信号进行均衡后获得的一个信号来恢复码元定时的方法中，一种自适应信号处理方法，包括以下步骤：
(a)按照采样时钟对输入的信号采样，并且输出采样数据；
(b)检测这一采样数据是不是已知的信号序列，并且按照预定的轨迹图根据检测到的已知信号序列来检测轨迹模式；
(c)按照预定的均衡系数来均衡采样数据，并且输出均衡的数据；
(d)确定均衡的数据，并且输出确定的数据；以及
(e)采用按照轨迹图预先存储的参考信号和均衡数据之间的误差来更新上述均衡系数，在步骤(b)中检测出轨迹模式之后直接在剩余的已知信号序列周期期间产生用于补偿误差的采样时钟，利用确定的数据和均衡数据之间的误差来更新上述均衡系数，并且在已知信号序列周期之外的一个周期中产生用于补偿误差的采样时钟。
2.按照权利要求1的自适应信号处理方法，其中，上述已知信号序列是各个轨迹的ITI段的数据。
3.按照权利要求2的自适应信号处理方法，其中，采用伺服机构产生的轨迹起始信号(TSS)来考虑ITI段的数据的最大误差，并且在步骤(b)中用这种ITI段的数据来检测各个轨迹的轨迹模式。
4.按照权利要求2的自适应信号处理方法，其中，采用伺服机构产生的轨迹起始信号(TSS)来考虑ITI段的数据的最大误差，并且在步骤(b)中用这种ITI段数来检测仅仅用于最初的操作的轨迹模式。
5.按照权利要求1的自适应信号处理方法，其中，用于补偿误差的采样时钟是在步骤(e)中利用一种Mueller & Muller算法来产生的。
6.在一种根据包括已知信号序列的输入信号来恢复码元定时，然后再对码元定时恢复信号进行均衡的方法中，一种自适应信号处理方法，包括以下步骤：
(a)按照采样时钟对输入的信号采样，并且输出采样数据；
(b)确定采样的数据，并且输出第一确定数据；
(c)检测这一采样数据是不是已知的信号序列，并且按照预定的轨迹图根据检测到的已知信号序列来检测轨迹模式；
(d)检测预先存储的参考信号与采样数据之间的误差，在检测到轨迹模式之后直接在剩余的已知信号序列周期中产生用于补偿误差的采样时钟，检测第一确定数据和采样数据之间的误差，并且在已知信号序列周期之外的一个周期中产生用于补偿定时相位误差的采样时钟；
(e)按照预定的均衡系数来均衡采样数据，并且输出均衡的数据；
(f)确定均衡的数据，并且输出第二确定数据；以及
(g)在检测到轨迹模式之后直接在剩余的已知信号序列周期中检测按照轨迹图预先存储的参考信号与均衡的数据之间的误差，检测第二确定数据与均衡的数据之间的误差，并且在已知信号序列周期之外的一个周期中利用这一误差来更新均衡系数。
7.按照权利要求6的自适应信号处理方法，其中，上述已知信号序列是各个轨迹的ITI段的数据。
8.按照权利要求7的自适应信号处理方法，其中，采用伺服机构产生的轨迹起始信号(TSS)来考虑ITI段数据的最大误差，并且在步骤(c)中用这种ITI段的数据来检测各个轨迹的轨迹模式。
9.按照权利要求7的自适应信号处理方法，其中，采用伺服机构产生的轨迹起始信号(TSS)来考虑ITI段的数据的最大误差，并且在步骤(c)中用这种ITI段的数据来检测仅仅用于最初的操作的轨迹模式。
10.按照权利要求6的自适应信号处理方法，其中，用于补偿误差的采样时钟是在步骤(d)中利用一种Mueller & Mulller算法来产生的。
11.按照权利要求6的自适应信号处理方法，其中，在步骤(g)中检测到轨迹模式之后直接延迟的一个预定周期中对均衡系数进行更新。
12.在根据包括已知信号序列的一个输入信号来恢复码元定时，并且均衡这种码元定时恢复信号的方法中，一种自适应信号处理方法，包括以下步骤：
(a)按照固定的采样时钟对输入信号采样，并且输出采样数据；
(b)用一个插入时钟插入这一采样数据，并且输出插入的数据；
(c)确定插入的数据，并且输出第一确定数据；
(d)检测这一插入的数据是不是已知信号序列，并且按照预定的轨迹图根据检测到的已知信号序列来检测轨迹模式；
(e)在检测到轨迹模式之后直接在剩余的已知信号序列周期中检测一个预先存储的参考信号与插入的数据之间的误差，检测第一确定数据与插入的数据之间的误差，并且在已知信号序列周期之外的一个周期中产生用于补偿定时相位误差的插入时钟；
(f)按照预定的均衡系数均衡插入的数据，并且输出均衡的数据；
(g)确定均衡的数据，并且输出第二确定数据；以及
(h)在检测到轨迹模式之后直接在剩余的已知信号序列周期中检测一个预先存储的参考信号与均衡的数据之间的误差，检测第二确定数据与均衡的数据之间的误差，并且在已知信号序列周期之外的一个周期中利用这一误差来更新均衡系数。
13.按照权利要求12的自适应信号处理方法，其中，上述已知信号序列是各个轨迹的ITI段的数据。
14.按照权利要求13的自适应信号处理方法，其中，采用伺服机构产生的轨迹起始信号(TSS)来考虑ITI段的数据的最大误差，并且在步骤(d)中用这种ITI段的数据来检测各个轨迹的轨迹模式。
15.按照权利要求13的自适应信号处理方法，其中，采用伺服机构产生的轨迹起始信号(TSS)来考虑ITI段的数据的最大误差，并且在步骤(d)中用这种ITI段的数据来检测仅仅用于最初的操作的轨迹模式。
16.按照权利要求12的自适应信号处理方法，其中，用于补偿误差的采样时钟是在步骤(e)中利用一种Mueller & Mulller算法来产生的。
17.按照权利要求12的自适应信号处理方法，其中，在步骤(h)中在检测到轨迹模式之后直接延迟的一个预定周期中对均衡系数进行更新。
18.在一种根据对包括已知信号序列的重现信号进行均衡后获得的一个信号来恢复码元定时的数字记录/重现装置中，一种自适应信号处理电路，包括：
一个模/数(A/D)转换器，用于按照采样时钟对输入的信号采样，并且输出采样数据；
一个均衡器，用来按照预定的均衡系数来均衡上述采样数据，并且输出均衡的数据；
一个确定器，用于确定均衡的数据并且输出确定的数据；
第一检测器，用于检测上述采样数据是不是已知的信号序列，按照预定的轨迹图根据检测到的已知信号序列检测出轨迹模式，并且在检测出轨迹之后向均衡器输出一个选择信号和一个直接启动的启动信号；
一个发生器，用于根据检测到的轨迹图产生一个参考信号；
第二检测器，用于在根据选择信号检测出轨迹模式之后直接在剩余的已知信号序列周期期间检测上述参考信号，在已知信号序列周期之外的一个周期中选择确定的数据，并且检测选择信号与均衡数据之间的误差；以及
一个由启动信号来启动的定时检测器，用来产生用于补偿误差的采样时钟，采用这一误差来更新均衡器的均衡系数。
19.在一种根据对包括已知信号序列的重现信号进行均衡后获得的一个信号来恢复码元定时的数字记录/重现装置中，一种自适应信号处理电路，包括：
一个模/数(A/D)转换器，用于按照采样时钟对重现的信号采样，并且输出采样数据；
第一确定器，用于确定采样数据并且输出第一确定数据；
一个检测器，用于检测采样数据是不是已知信号序列，按照预定的轨迹图根据检测到的已知信号序列检测出轨迹模式，并且在检测出轨迹之后输出一个选择信号和一个直接启动的启动信号；
一个发生器，用于根据检测到的轨迹图产生一个参考信号；
一个选择器，用于在根据选择信号检测出轨迹模式之后直接在剩余的已知信号序列周期期间选择参考信号，在已知信号序列周期之外的一个周期中选择第一确定数据，并且输出一个选择信号；
一个由启动信号来启动的定时检测器，用来检测选择信号和采样数据之间的定时相位误差，并且产生补偿这一误差的采样时钟；
一个由启动信号来启动的均衡器，用来按照预定的均衡系数均衡采样的数据，并且输出均衡的数据；
第二确定器，用于确定均衡数据，并且输出第二确定数据；以及
第二检测器，用于在根据选择信号检测出轨迹模式之后直接在剩余的已知信号序列周期期间选择参考信号，在已知信号序列周期之外的一个周期中选择第二确定数据，其中的均衡器采用上述误差来更新均衡系数。
20.按照权利要求19的自适应信号处理电路，其中，进一步包括：
第一延迟器，用于将选择信号延迟一个预定的周期；
第二延迟器，用于将启动信号延迟预定的周期，并且将延迟信号提供供给均衡器；以及
第三延迟器，用于将参考信号延迟预定的周期，并且将延迟的信号提供给第二检测器。
21.在一种根据包括已知信号序列的重现信号来恢复码元定时并且均衡这一码元定时恢复数据的数字记录/重现装置中，一种自适应信号处理电路，包括：
一个模/数(A/D)转换器，用于按照固定的采样时钟对重现的信号采样，并且输出采样数据；
一个插入器，用一个插入时钟插入上述采样信号，并且输出插入的数据；
第一确定器，用于确定插入的数据并且输出第一确定数据；
一个检测器，用于检测插入的数据是不是已知信号序列，按照预定的轨迹图根据检测到的已知信号序列检测出轨迹模式，并且在检测出轨迹之后输出一个选择信号和一个直接启动的启动信号；
一个发生器，用于根据检测到的轨迹图产生一个参考信号；
一个选择器，用于选择在根据选择信号检测出轨迹模式之后直接在剩余已知信号序列周期期间产生的参考信号，在已知信号序列周期之外的一个周期中选择第一确定数据，并且输出一个选择信号；
一个由启动信号来启动的定时检测器，用来检测选择信号和采样数据之间的定时相位误差，并且产生补偿这一误差的采样时钟；
一个由启动信号来启动的均衡器，用来按照预定的均衡系数均衡采样的数据，并且输出均衡的数据；
第二确定器，用于确定第二确定数据；以及
第二检测器，用于在根据选择信号检测出轨迹模式之后直接在剩余的已知信号序列周期期间选择参考信号，在已知信号序列周期之外的一个周期中选择第二确定数据，其中的均衡系数是用第二检测器检测出的误差来更新的。
22.按照权利要求21的自适应信号处理电路，其中，进一步包括：
第一延迟器，用于将选择信号延迟一个预定的周期；
第二延迟器，用于将启动信号延迟预定的周期，并且将延迟信号提供给均衡器；以及
第三延迟器，用于将参考信号延迟预定的周期，并且将延迟的信号提供给第二检测器。
CN98105271A 1997-02-21 1998-02-20 数字记录/重现装置的自适应信号处理方法及其电路 Expired - Fee Related CN1110048C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR5254/97 1997-02-21
KR5254/1997 1997-02-21
KR1019970005254A KR100224837B1 (ko) 1997-02-21 1997-02-21 디지털 vcr의 적응적인 신호 처리방법 및 그 회로

Publications (2)

Publication Number Publication Date
CN1193794A true CN1193794A (zh) 1998-09-23
CN1110048C CN1110048C (zh) 2003-05-28

Family

ID=19497587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98105271A Expired - Fee Related CN1110048C (zh) 1997-02-21 1998-02-20 数字记录/重现装置的自适应信号处理方法及其电路

Country Status (5)

Country Link
US (1) US6055119A (zh)
EP (1) EP0860996A3 (zh)
JP (1) JP3001093B2 (zh)
KR (1) KR100224837B1 (zh)
CN (1) CN1110048C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057429A (zh) * 2009-01-09 2011-05-11 Lsi公司 用于自适应目标搜索的系统和方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6363129B1 (en) * 1998-11-09 2002-03-26 Broadcom Corporation Timing recovery system for a multi-pair gigabit transceiver
US6253345B1 (en) * 1998-11-13 2001-06-26 Broadcom Corporation System and method for trellis decoding in a multi-pair transceiver system
US6252904B1 (en) * 1998-11-13 2001-06-26 Broadcom Corporation High-speed decoder for a multi-pair gigabit transceiver
US6249544B1 (en) * 1998-11-13 2001-06-19 Broadcom Corporation System and method for high-speed decoding and ISI compensation in a multi-pair transceiver system
US6201831B1 (en) * 1998-11-13 2001-03-13 Broadcom Corporation Demodulator for a multi-pair gigabit transceiver
DE60022624T2 (de) * 1999-01-20 2006-06-22 Broadcom Corp., Irvine Trellisdekoder mit korrektur von paartauschungen, zur andwendung in sendern/empfängern für gigabit-ethernet
US6724706B1 (en) * 1999-02-26 2004-04-20 Matsushita Electric Industrial Co., Ltd. Digital adaptive equalizer for different quality signals
JP4010074B2 (ja) * 1999-04-12 2007-11-21 ソニー株式会社 磁気記録再生方法及び装置
ATE368344T1 (de) * 1999-04-22 2007-08-15 Broadcom Corp Gigabit-ethernt mit zeitverschiebungen zwischen verdrillten leitungspaaren
US7245658B2 (en) * 2001-09-05 2007-07-17 Mediatek, Inc. Read channel apparatus for an optical storage system
US7646831B2 (en) * 2001-10-19 2010-01-12 Nokia Corporation Method and a device for controlling data extraction from a data stream containing at lease one data packet
US7239680B2 (en) * 2002-07-17 2007-07-03 Broadcom Corporation Methods for performing channel diagnostics
US7190718B2 (en) * 2002-07-17 2007-03-13 Broadcom Corporation Method and apparatus for determining a receiver sampling phase for use in diagnosing a channel
JP2004079015A (ja) * 2002-08-09 2004-03-11 Fujitsu Ltd データ再生装置
AU2003282972A1 (en) * 2002-10-21 2004-05-13 Atlinks Usa, Inc. Two-dimentional coding for high-density storage media applicatio ns
CN1714391B (zh) * 2002-11-20 2010-10-13 汤姆森特许公司 高密存储媒体应用的多维编码
US6765741B2 (en) * 2002-11-25 2004-07-20 International Business Machines Corporation Adjusting a read detection equalizer filter of a magnetic tape drive employing a recording format required control pattern
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7590175B2 (en) 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
JP2005135563A (ja) * 2003-10-31 2005-05-26 Sanyo Electric Co Ltd 適応等化器
US7489749B2 (en) * 2004-02-24 2009-02-10 Ming-Kang Liu Optimum phase timing recovery in the presence of strong intersymbol interference
US7139142B2 (en) * 2004-10-29 2006-11-21 International Business Machines Corporation Determination of magnetic tape write quality employing write equalization transitions
US7394608B2 (en) * 2005-08-26 2008-07-01 International Business Machines Corporation Read channel apparatus for asynchronous sampling and synchronous equalization
JP2009524285A (ja) 2006-01-12 2009-06-25 アギア システムズ インコーポレーテッド 受信信号を等化するために非パイロット基準チャネルを用いた受信機
US8331430B2 (en) * 2006-08-02 2012-12-11 Broadcom Corporation Channel diagnostic systems and methods
US20080049825A1 (en) * 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder
US20080069198A1 (en) * 2006-08-25 2008-03-20 Broadcom Corporation Sequence decision feedback equalizer
US7961781B2 (en) * 2006-08-25 2011-06-14 Broadcom Corporation Electronic dispersion compensation utilizing interleaved architecture and channel identification for assisting timing recovery
US8300685B2 (en) * 2006-08-25 2012-10-30 Broadcom Corporation Non-linear decision feedback equalizer
US7813422B2 (en) 2007-02-23 2010-10-12 Agere Systems Inc. Adaptive equalizer with tap coefficient averaging
US20110013685A1 (en) * 2009-07-14 2011-01-20 Advanced Receiver Technologies, Llc Channel and Equalization Coefficient Based Timing Recovery
EP2375603B1 (en) * 2010-02-05 2018-05-23 Xieon Networks S.à r.l. Clock recovery method and clock recovery arrangement for coherent polarisation multiplex receivers
US9014305B2 (en) * 2011-06-23 2015-04-21 Texas Instruments Incorporated Bi-phase communication demodulation techniques
US8773793B1 (en) * 2012-08-03 2014-07-08 Western Digital Technologies, Inc. Disk drive selecting target response based on identified response
US8848308B2 (en) * 2013-03-04 2014-09-30 Lsi Corporation Systems and methods for ADC sample based inter-track interference compensation
CN103684350B (zh) * 2013-12-04 2016-07-13 北京理工大学 一种粒子滤波方法
KR102178080B1 (ko) 2018-07-25 2020-11-12 경북보건대학교 산학협력단 셀프 브레이크 탑재형 휠체어
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585757B2 (ja) * 1988-11-02 1997-02-26 株式会社日立製作所 情報信号の記録再生方法及び記録再生装置
EP0473412A1 (en) * 1990-08-31 1992-03-04 Matsushita Electric Industrial Co., Ltd. Digital signal recording method
KR0165430B1 (ko) * 1995-09-06 1999-03-20 김광호 싱크 검출 및 보호장치와 그 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057429A (zh) * 2009-01-09 2011-05-11 Lsi公司 用于自适应目标搜索的系统和方法
CN102057429B (zh) * 2009-01-09 2015-08-05 Lsi公司 用于自适应目标搜索的系统和方法

Also Published As

Publication number Publication date
JPH10293969A (ja) 1998-11-04
US6055119A (en) 2000-04-25
EP0860996A2 (en) 1998-08-26
KR19980068583A (ko) 1998-10-26
EP0860996A3 (en) 1999-12-15
JP3001093B2 (ja) 2000-01-17
CN1110048C (zh) 2003-05-28
KR100224837B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
CN1110048C (zh) 数字记录/重现装置的自适应信号处理方法及其电路
US7167328B2 (en) Synchronizing an asynchronously detected servo signal to synchronous servo demodulation
US6671244B2 (en) Information detecting circuit including adaptive equalizer and reproducing apparatus
US7002767B2 (en) Detection of recorded data employing interpolation with gain compensation
US6801380B1 (en) Acquisition timing loop for read channel
US5481568A (en) Data detecting apparatus using an over sampling and an interpolation means
US7616395B2 (en) Information reproduction apparatus
EP2114012A1 (en) Cycle slip detection for timing recovery
US7256953B2 (en) Data synchronizing signal detector, signal processing device using the detector, information recording and reproducing apparatus having the detector and the device, data synchronizing signal detecting method, and information recording medium for using in the method
US5455813A (en) Digital signal reproducing apparatus
EP0538867B1 (en) Decision-directed digital phase locked loop
US5742576A (en) Digital signal reproducing apparatus
US7587014B2 (en) Digital frequency/phase recovery circuit
GB2118403A (en) Digital signal demodulator circuit
KR20050089020A (ko) 적응등화회로 및 적응등화방법
EP1566806A1 (en) Data reproducing apparatus having phase difference corrector and data head detector
US5920533A (en) Clock signal extraction system for high density recording apparatus
US7372797B2 (en) Data reproduction device
KR100430184B1 (ko) 재생 신호 처리 장치
US5347316A (en) Image information transmission system having time base variation correcting function
JPH0884047A (ja) ディジタル信号復号装置およびディジタル信号復号方法
JPH06259891A (ja) 記録媒体再生装置
JP3258081B2 (ja) ビタビ復号器
JPH09106626A (ja) データ処理装置
JP2001338471A (ja) データ再生装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee