WO2008140357A8 - Универсальный мостовой инвертирующий сумматор - Google Patents

Универсальный мостовой инвертирующий сумматор Download PDF

Info

Publication number
WO2008140357A8
WO2008140357A8 PCT/RU2008/000292 RU2008000292W WO2008140357A8 WO 2008140357 A8 WO2008140357 A8 WO 2008140357A8 RU 2008000292 W RU2008000292 W RU 2008000292W WO 2008140357 A8 WO2008140357 A8 WO 2008140357A8
Authority
WO
WIPO (PCT)
Prior art keywords
bridge inverting
inverting adder
multipurpose bridge
multipurpose
current mirrors
Prior art date
Application number
PCT/RU2008/000292
Other languages
English (en)
French (fr)
Other versions
WO2008140357A1 (ru
Inventor
Виктор Викторович ОЛЕКСЕНКО
Original Assignee
Olexenko Victor Victorovich
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olexenko Victor Victorovich filed Critical Olexenko Victor Victorovich
Publication of WO2008140357A1 publication Critical patent/WO2008140357A1/ru
Publication of WO2008140357A8 publication Critical patent/WO2008140357A8/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0002—Multistate logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/49—Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM

Abstract

Универсальный мостовой инвертирующий сумматор (УМИС) предназначен для использования как в аналоговой, так и в цифровой электронике, вычислительной технике. УМИС содержит подключенные входными электродами к шинам положительного и отрицательного питания УМИС соответственно первое (1) и второе (2) токовые зеркала (ТЗ), причём ТЗ (2) выполнено комплементарно к ТЗ (1), и выходные комплементарные транзисторы (T) (5-8), которые последовательно включены между шинами положительного и отрицательного питания УМИС. Точки соединения T (7,8) и T (5,6) подключены к предварительным выходам (14, 13) УМИС. Между ТЗ (1) и ТЗ (2) последовательно включены третье (3) и четвёртое (4) ТЗ, выполненные комплементарно соответственно к ТЗ (1) и ТЗ (2). Точки соединения соответствующих входных электродов ТЗ (3) и ТЗ (4) подключены к соответствующим входам УМИС, а точки соединения соответствующих выходных электродов соответственно ТЗ (1,3) и ТЗ (2,4) подключены соответственно к управляющим электродам выходных комплементарных T (5-6). Каждое ТЗ содержит одинаковое количество входных и выходных электродов. Между соответствующими входными электродами ТЗ и предварительными выходами УМИС включены резисторы отрицательной обратной связи (24, 25), а предварительные выходы объединены в общий выход УМИС через выходные резисторы (27, 28). Технический результат заключается в создании аналого-цифровых электронно- вычислительных машин с элементами искусственного интеллекта.
PCT/RU2008/000292 2007-05-10 2008-05-12 Универсальный мостовой инвертирующий сумматор WO2008140357A1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
RU2007117392 2007-05-04
RU2007117392/09A RU2331105C1 (ru) 2007-05-10 2007-05-10 Универсальный мостовой инвертирующий сумматор

Publications (2)

Publication Number Publication Date
WO2008140357A1 WO2008140357A1 (ru) 2008-11-20
WO2008140357A8 true WO2008140357A8 (ru) 2009-09-11

Family

ID=39746504

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/IB2008/051671 WO2008135914A2 (en) 2007-05-04 2008-04-30 Multivalued logic circuit
PCT/RU2008/000292 WO2008140357A1 (ru) 2007-05-10 2008-05-12 Универсальный мостовой инвертирующий сумматор

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/IB2008/051671 WO2008135914A2 (en) 2007-05-04 2008-04-30 Multivalued logic circuit

Country Status (5)

Country Link
US (2) US7859312B2 (ru)
EP (1) EP2171847B8 (ru)
AT (1) ATE520203T1 (ru)
RU (1) RU2331105C1 (ru)
WO (2) WO2008135914A2 (ru)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2331105C1 (ru) 2007-05-10 2008-08-10 Виктор Викторович Олексенко Универсальный мостовой инвертирующий сумматор
WO2012143016A1 (en) * 2011-04-18 2012-10-26 Abo Warda Magdi Al Saeed Ahmed Magdi's logic (ternary logic)
JP5738749B2 (ja) * 2011-12-15 2015-06-24 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
RU2546082C1 (ru) * 2014-04-30 2015-04-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k
WO2017160863A1 (en) 2016-03-15 2017-09-21 Louisiana Tech Research Corporation Method and apparatus for constructing multivalued microprocessor
US10646996B2 (en) * 2017-07-21 2020-05-12 Vicarious Fpc, Inc. Methods for establishing and utilizing sensorimotor programs
CN109857368B (zh) * 2018-12-20 2022-07-26 上海大学 一种位数众多、可分组、可重构的多值电子运算器及方法
RU2724802C1 (ru) * 2019-12-30 2020-06-25 Федеральное государственное бюджетное образовательное учреждение высшего образования "Забайкальский государственный университет" (ФГБОУ ВО "ЗабГУ") Сумматор натуральных чисел

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229803A (en) * 1978-06-02 1980-10-21 Texas Instruments Incorporated I2 L Full adder and ALU
DE2855922A1 (de) * 1978-12-23 1980-07-10 Hoechst Ag Verfahren zur herstellung von zinkfreien alkaliphosphatloesungen
US4577160A (en) * 1983-01-03 1986-03-18 Robert H. Rines Method of and apparatus for low noise current amplification
JPS61153778A (ja) * 1984-12-27 1986-07-12 Toshiba Corp アナログ演算回路
US4814644A (en) * 1985-01-29 1989-03-21 K. Ushiku & Co. Basic circuitry particularly for construction of multivalued logic systems
RU2178235C1 (ru) * 2000-09-29 2002-01-10 Олексенко Виктор Викторович Малошумящий широкополосный усилитель тока олексенко-колесникова
RU2176850C1 (ru) * 2000-10-20 2001-12-10 Олексенко Виктор Викторович Малошумящий широкополосный усилитель тока
JP4342910B2 (ja) * 2003-10-31 2009-10-14 Ｎｅｃエレクトロニクス株式会社 差動増幅回路
US7187208B2 (en) * 2005-01-19 2007-03-06 Phaselink Semiconductor Corporation Complimentary metal oxide silicon low voltage positive emitter coupled logic buffer
US7579872B2 (en) * 2006-05-31 2009-08-25 Fujitsu Limited Low-voltage differential signal driver for high-speed digital transmission
RU2331105C1 (ru) 2007-05-10 2008-08-10 Виктор Викторович Олексенко Универсальный мостовой инвертирующий сумматор
KR100912964B1 (ko) * 2007-09-04 2009-08-20 주식회사 하이닉스반도체 Ｃｍｌ－ｃｍｏｓ 변환기

Also Published As

Publication number Publication date
WO2008135914A3 (en) 2008-12-31
US20100164596A1 (en) 2010-07-01
US7859312B2 (en) 2010-12-28
WO2008140357A1 (ru) 2008-11-20
ATE520203T1 (de) 2011-08-15
US20110121861A1 (en) 2011-05-26
EP2171847B8 (en) 2012-02-08
US8120384B2 (en) 2012-02-21
EP2171847B1 (en) 2011-08-10
RU2331105C1 (ru) 2008-08-10
WO2008135914A2 (en) 2008-11-13
EP2171847A2 (en) 2010-04-07

Similar Documents

Publication Publication Date Title
WO2008140357A8 (ru) Универсальный мостовой инвертирующий сумматор
WO2008132501A3 (en) Switching power converters
GB2444985B (en) Charge pump circuit and methods of operation thereof
ATE520204T1 (de) Analog-digital-umsetzer mit sukzessiver approximation und differenzeingang mit gleichtaktunterdrückung
WO2015109801A1 (zh) 伽马参考电压产生装置及显示器
WO2010070115A3 (en) A photovoltaic system
WO2009044231A3 (en) A power system including a feed-back and a feed-forward control circuit
JP2013065970A5 (ru)
CN108736849B (zh) 低偏移电流感测放大器
TW201207807A (en) Source driver and display apparatus
TWI559115B (zh) Energy gap reference circuit
TW200735026A (en) Gamma voltage generator
JP2007241475A (ja) 差動乗算回路及び積和演算回路
CA2598973A1 (en) A universal input/output module
WO2009001308A3 (en) Dac with data independent common mode dynamics
WO2010038575A1 (ja) 逐次比較型ａｄ変換回路および制御用半導体集積回路
TWI523000B (zh) 顯示裝置之伽瑪參考電壓與伽瑪電壓產生電路
CN100490329C (zh) 能抑制趋稳误差的变化的开关电容器电路型数/模转换器
JP2007124084A5 (ru)
CN108604816B (zh) 具有改进的平衡的蓄电池布置系统
WO2018117524A3 (ko) 평형 출력 레일-투-레일 2세대 전류 컨베이어 및 이를 포함하는 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
RU2017112493A (ru) Управляемый коммутатор элементов электрической цепи
JP2020501474A5 (ru)
CN207977899U (zh) 可随输入信号变动工作电源的动态电源系统
TW200611492A (en) Current comparator with hysteresis

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08779156

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08779156

Country of ref document: EP

Kind code of ref document: A1