WO2008140357A1 - Универсальный мостовой инвертирующий сумматор - Google Patents
Универсальный мостовой инвертирующий сумматор Download PDFInfo
- Publication number
- WO2008140357A1 WO2008140357A1 PCT/RU2008/000292 RU2008000292W WO2008140357A1 WO 2008140357 A1 WO2008140357 A1 WO 2008140357A1 RU 2008000292 W RU2008000292 W RU 2008000292W WO 2008140357 A1 WO2008140357 A1 WO 2008140357A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- output
- electrodes
- bridge inverting
- current mirrors
- inverting adder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0002—Multistate logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/49—Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM
Definitions
- the invention relates to electronics, automation, measuring and computing, and can be used in high-speed analog and digital devices, in particular, in electronic computers (computers) with elements of artificial intelligence.
- Digital adders are also known, the operation of which is based on Boolean binary logic (yes, no), using two stable states (or signal levels): conditional zero when there is no electric signal, and conditional unit when there is an electric signal [P. Horowitz, W. Hill. The art of circuitry. In 3 volumes. Translation from English - ed. 4th, revised and supplemented. - M .: Mir, 1993]. However, today this technique does not meet the requirements of the consumer and is fundamentally unsuitable for creating computers with elements of artificial intelligence.
- the problem solved by the invention is the creation of a universal
- Boolean logic element for logic different from Boolean binary logic, for example, for Aristotle’s ternary logic (yes, I don’t know, no) or quaternary artificial intelligence logic
- the universal bridge inverting adder contains connected by the input electrodes to the buses of the positive and negative power UMIS, respectively, the first and second current mirrors, and the second current mirror is complementary to the first, and output complementary transistors that are serially connected between the buses of the positive and negative power supply of the UMIS, the connection points of the output complementary transistors are connected to the preliminary outputs of the UMIS.
- the third and fourth current mirrors are connected in series, complementary to the first and second current mirrors, respectively, with the connection points of the corresponding input electrodes of the third and fourth current mirrors connected to the corresponding inputs of the UMIS, and the connection points of the corresponding output electrodes of the first, third and second, fourth current mirrors are connected respectively to the control electrodes of the output complementary transistor in, wherein each current mirror contains the same number of input and output electrodes.
- Negative feedback resistors are connected between the corresponding input electrodes of the third and fourth current mirrors and the preliminary outputs of the UMIS, and the preliminary outputs are combined into a common output of the UMIS through the output resistors.
- the current mirror also contains a reference diode connected between the reference input and reference output electrodes of the current mirror, and MOS transistors, each of which is connected between the corresponding input and output electrodes of the current mirror, the gates of which are connected to the reference output electrode of the current mirror.
- FIG. 1 shows a block diagram of a universal bridge inverting adder
- FIG. 2 shows an example of a current mirror
- FIG. 3 shows the truth table UMIS.
- the universal bridge inverting adder contains current mirrors 1-4, output transistors 5-8, buses of positive 9, negative 10 of the supply voltage, inputs 11,
- the current mirror (Fig. 2) contains, for example, a reference diode 15, transistors 16, 17, input electrodes
- the UMIS works as follows.
- the signal level corresponding to the number 41 is fed to the input 11 (or 12), and the input level 12 (or 11) is supplied with a signal level that corresponds to the number 42.
- the input signals come from inputs 11 and 12 (Fig. 1) to the current inputs 18 and 19 mirrors 3 and 4, through the outputs 20 and 21 of which are transmitted to the control electrodes, output complementary transistors 5, 6 and 7, 8.
- the load on the output resistors 27 and 28 which are connected to the preliminary outputs 13 and 14 (between points connection of the output transistors), a summarized final signal (IC) is generated at the output 26, which corresponds to the number of results with the opposite (inverted) sign.
- the full truth table of UMIS is given in the table.
- the claimed technical solution meets the criterion of "novelty", since no similar devices have been found by the applicant. It should be noted that the proposed device is universal, because unlike the known solutions, it simultaneously works as an analog adder and as a digital adder.
- this solution has only three stable states (or signal levels) at each of its outputs (+ V, 0, -V), but does not have five stable states (or signal levels). In addition, it performs only the function of an amplifier, and is not able to perform the function of an adder. Based on this, the applicant considers that the claimed technical solution meets the criterion ((inventive step ".
Abstract
Универсальный мостовой инвертирующий сумматор (УМИС) предназначен для использования как в аналоговой, так и в цифровой электронике, вычислительной технике. УМИС содержит подключенные входными электродами к шинам положительного и отрицательного питания УМИС соответственно первое (1) и второе (2) токовые зеркала (ТЗ), причём ТЗ (2) выполнено комплементарно к ТЗ (1), и выходные комплементарные транзисторы (T) (5-8), которые последовательно включены между шинами положительного и отрицательного питания УМИС. Точки соединения T (7,8) и T (5,6) подключены к предварительным выходам (14, 13) УМИС. Между ТЗ (1) и ТЗ (2) последовательно включены третье (3) и четвёртое (4) ТЗ, выполненные комплементарно соответственно к ТЗ (1) и ТЗ (2). Точки соединения соответствующих входных электродов ТЗ (3) и ТЗ (4) подключены к соответствующим входам УМИС, а точки соединения соответствующих выходных электродов соответственно ТЗ (1,3) и ТЗ (2,4) подключены соответственно к управляющим электродам выходных комплементарных T (5-6). Каждое ТЗ содержит одинаковое количество входных и выходных электродов. Между соответствующими входными электродами ТЗ и предварительными выходами УМИС включены резисторы отрицательной обратной связи (24, 25), а предварительные выходы объединены в общий выход УМИС через выходные резисторы (27, 28). Технический результат заключается в создании аналого-цифровых электронно- вычислительных машин с элементами искусственного интеллекта.
Description
УНИВЕРСАЛЬНЫЙ МОСТОВОЙ ИНВЕРТИРУЮЩИЙ
СУММАТОР
ОБЛАСТЬ ТЕХНИКИ
Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности, в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта.
ПРЕДIПЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ
Известны аналоговые инвертирующие сумматоры, формирующие алгебраическую сумму 2-х и более входных напряжений и меняющие её знак на обратный, работа которых основана на сложении сигналов с использованием резисторов на инвертирующем входе операционного усилителя, и получении на выходе устройства суммированного, с учётом фазы и амплитуды, результирующего сигнала [А. Р. Мамий, В. Б. Тлячев. Операционные усилители. - Майкоп: АГУ, 2005, с. 60].
Известны также цифровые сумматоры, работа которых основана на двоичной логике Буля (да, нет), использующей два устойчивых состояния (или уровня сигнала): условный ноль, когда электрического сигнала нет, и условная единица, когда электрический сигнал есть [П. Хоровиц, У. Хилл. Искусство схемотехники. В 3-х томах. Перевод с английского - изд. 4-е, переработанное и дополненное. - M.: Мир, 1993].
Однако сегодня такая техника не отвечает требованиям потребителя и принципиально не пригодна для создания ЭВМ с элементами искусственного интеллекта. Использование в ЭВМ троичной логики Аристотеля (да, не знаю, нет) или пятеричной логики искусственного интеллекта (точно да, около да, не знаю, около нет, точно нет) приостановилось в связи с тем, что нет эффективных полупроводниковых элементов с тремя или пятью устойчивыми состояниями (или уровнями сигнала).
Заявителем в патентной и научно-технической документации не было обнаружено аналогичных универсальных технических устройств.
Задача, решаемая изобретением, - создание универсального
(базового) логического элемента для логики, отличающейся от двоичной логики Буля, например, для троичной логики Аристотеля (да, не знаю, нет) или пятеричной логики искусственного интеллекта
(точно да, около да, не знаю, около нет, точно нет), применимого как в аналоговой, так и в цифровой электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности, в ЭВМ с элементами искусственного интеллекта.
РАСКРЫТИЕ ТЕХНИЧЕСКОГО РЕШЕНИЯ
Поставленная задача решается тем, что универсальный мостовой инвертирующий сумматор (УМИС) содержит подключённые входными электродами к шинам положительного и отрицательного питания УМИС соответственно первое и второе токовые зеркала, причём второе токовое зеркало выполнено комплементарно к первому,
и выходные комплементарные транзисторы, которые последовательно включены между шинами положительного и отрицательного питания УМИС, точки соединения выходных комплементарных транзисторов подключены к предварительным выходам УМИС. Между первым и вторым токовыми зеркалами последовательно включены третье и четвёртое токовые зеркала, выполненные комплементарно соответственно к первому и второму токовым зеркалам, причём точки соединения соответствующих входных электродов третьего и четвёртого токовых зеркал подключены к соответствующим входам УМИС, а точки соединения соответствующих выходных электродов соответственно первого, третьего и второго, четвёртого токовых зеркал подключены соответственно к управляющим электродам выходных комплементарных транзисторов, при этом каждое токовое зеркало содержит одинаковое количество входных и выходных электродов. Между соответствующими входными электродами третьего и четвёртого токовых зеркал и предварительными выходами УМИС включены резисторы отрицательной обратной связи, а предварительные выходы объединены в общий выход УМИС через выходные резисторы. Для решения поставленной задачи также токовое зеркало содержит опорный диод, включенный между опорным входным и опорным выходным электродами токового зеркала, и МОП транзисторы, каждый из которых включен между соответствующими входными и выходными электродами токового зеркала, затворы которых подключены к опорному выходному электроду токового зеркала.
Использование в вычислительных устройствах УМИС, основанных на логике, отличающейся от двоичной логики Буля,
позволит:
- обеспечить высокую вирусоустойчивость компьютерных программ, так как в троичной или пятеричной логике компьютеру легче выделить вредоносные программы, как инородные, и самостоятельно принять решение об их изоляции или уничтожении;
- увеличить скорость работы компьютера, вследствие чего компьютер сможет в несколько раз быстрее производить сложные математические вычисления, в том числе с отрицательными числами (в настоящее время для обозначения знака числа в ЭВМ выделяют дополнительный разряд);
- повысить стабильность работы компьютеров: в случае каких- либо сбоев в отдельных программах, они не будут зависать, как это часто происходит в двоичной логике (что вызвано отсутствием состояния «нe знaю» и противоречием состояния «дa и нeт») и компьютер не нужно будет перезагружать заново, теряя при этом полезную информацию. Новые ЭВМ будут продолжать работать в других блоках программы и ожидать промежуточного решения для подпрограммы, давшей сбой. К тому же троичная или пятеричная логика наиболее удобна для написания программ с использованием русского языка, что создаст гораздо больше возможностей при пользовании такими компьютерами русскоязычным пользователям;
- создавать кибернетические устройства (в том числе и соответствующим программированием) с элементами искусственного интеллекта, что, в свою очередь, существенно упростит пользование таким компьютером, т. е. бытовой компьютер может быть превращен в электронного эксперта;
- создавать новое поколение электронных технических систем различного назначения с элементами искусственного интеллекта,
программные продукты, обеспечивающие новые функциональные качества и конкурентоспособность производимой продукции;
- создать свои надёжные аналогово-цифровые электронно- вычислительные машины с элементами искусственного интеллекта, работающие в режиме реального времени, например, для автопилотов в авиастроении;
- расширить возможности для равноправного международного сотрудничества в сфере высоких технологий.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
На фиг. 1 показана блок-схема универсального мостового инвертирующего сумматора, на фиг. 2 показан пример выполнения токового зеркала, на фиг. 3 приведена таблица истинности УМИС.
ЛУЧШИЙ ВАРИАНТ ОСУЩЕСТВЛЕНИЯ ТЕХНИЧЕСКОГО
РЕШЕНИЯ
Универсальный мостовой инвертирующий сумматор (УМИС) содержит токовые зеркала 1-4, выходные транзисторы 5-8, шины положительного 9, отрицательного 10 напряжения питания, входы 11,
12, предварительные выходы 13, 14. Токовое зеркало (фиг. 2) содержит, например, опорный диод 15, транзисторы 16, 17, входные электроды
18, 19, выходные электроды 20, 21, опорный входной электрод 22, опорный выходной электрод 23. При этом в качестве диода может быть использован транзистор в диодном включении. Между входными электродами 18, 19 и предварительными выходами 13, 14 установлены резисторы отрицательной обратной связи 24, 25, при
этом iфедварительные выходы 13, 14 объединены в общий выход 26 через выходные резисторы 27, 28.
ПРОМЫШЛЕННАЯ ПРИМЕНИМОСТЬ
Работает УМИС следующим образом. Уровень сигнала соответствующий числу 41 подают на вход 11 (или 12), а на вход 12 (или 11) подают уровень сигнала, который соответствует числу 42. Входные сигналы поступают со входов 11 и 12 (фиг. 1) на входы 18 и 19 токовых зеркал 3 и 4, через выходы 20 и 21 которых передаются к управляющим электродам, выходных комплементарных транзисторов 5, 6 и 7, 8. В итоге, в нагрузке на выходных резисторах 27 и 28, которые подключены к предварительным выходам 13 и 14 (между точками соединения выходных транзисторов), образуется суммированный итоговый сигнал (ИС) на выходе 26, который соответствует числу результата с противоположным (инвертированным) знаком. Полная таблица истинности УМИС приведена в таблице.
На пересечении строк (число 41 на входе 11) и столбцов (число 42 на входе 12) - итоговый сигнал ИС (уровень сигнала) на выходе 26, где: - 1-й уровень сигнала (+2) - уровень питания +V; (точно да/нет)*
- 2-й уровень сигнала (+1) - уровень питания +V/2; (около да/нет)*
- 3-й уровень сигнала (0) - уровень питания 0; (не знаю)
- 4-й уровень сигнала (-1) - уровень питания -V/2; (около нет/да)*
- 5-й уровень сигнала (-2) - уровень питания -V; (точно нет/да)*
- * обозначает, что уровень ориентировочный (условный) и зависит от технологических особенностей конкретного исполнения УМИС.
В итоге получают 5 (пять) устойчивых условных уровней сигнала (поэтому легко воспроизводимых), которые пригодны для реализации логики, отличающейся от двоичной логики Буля, например, для троичной логики Аристотеля (да, не знаю, нет) или пятеричной логики искусственного интеллекта (точно да, около да, не знаю, около нет, точно нет).
Заявляемое техническое решение соответствует критерию «нoвизнa», так как аналогичных устройств заявителем не обнаружено. Следует отметить, что предлагаемое устройство является универсальным, поскольку в отличие от известных решений оно одновременно работает как аналоговый сумматор и как цифровой сумматор.
В литературе известен «Maлoшyмяший широкополосный усилитель тока Oлeкceнкo-Koлecникoвa» [патент РФ N° 2178235, МПК 7 H 03 F 1/26, 3/26 опубликован 10.01.2002], который имеет сходное техническое строение. Он содержит подключённые входными электродами к шинам положительного и отрицательного питания усилителя соответственно первое и второе токовые зеркала, причём второе токовое зеркало выполнено комплементарно к первому, и выходные комплементарные транзисторы, которые последовательно включены между шинами положительного и отрицательного питания усилителя, точки соединения выходных комплементарных транзисторов подключены к выходам усилителя, причём между
первым и вторым токовыми зеркалами последовательно включены третье и четвёртое токовые зеркала, выполненные комплементарно соответственно к первому и второму токовым зеркалам, причём точки соединения соответствующих входных электродов третьего и четвёртого токовых зеркал подключены к соответствующим входам усилителя, а точки соединения соответствующих выходных электродов соответственно первого, третьего и второго, четвёртого токовых зеркал подключены соответственно к управляющим электродам выходных комплементарных транзисторов, при этом каждое токовое зеркало содержит одинаковое количество входных и выходных электродов.
Однако указанное решение обладает только тремя устойчивыми состояниями (или уровнями сигнала) на каждом из своих выходов (+V, 0, -V), но не имеет пяти устойчивых состояний (или уровней сигнала). Кроме того, оно выполняет только функцию усилителя, и не способно выполнять функцию сумматора. На основании этого заявитель считает, что заявляемое техническое решение соответствует критерию ((изобретательский ypoвeнь».
Использование принципиально нового универсального мостового инвертирующего сумматора (далее - УМИС) позволит создать в России свои аналогово-цифровые электронно- вычислительные машины с элементами искусственного интеллекта.
ПЕРЕЧЕНЬ ССЫЛОЧНЫХ ОБОЗНАЧЕНИЙ И НАИМЕНОВАНИЙ ЭЛЕМЕНТОВ, К КОТОРЫМ ЭТИ ОБОЗНАЧЕНИЯ ОТНОСЯТСЯ
1-4 - токовые зеркала
5-8 - выходные транзисторы
9 - шины положительного напряжения питания
10 - шины отрицательного напряжения питания, 11, 12 - входы 13, 14 - предварительные выходы
15 - опорный диод токового зеркала
16, 17 - транзисторы токового зеркала
18, 19 - входные электроды токового зеркала
20, 21 - выходные электроды токового зеркала 22 - опорный входной электрод токового зеркала
23 - опорный выходной электрод токового зеркала
24, 25 - резисторы отрицательной обратной связи
26 - общий выход
27, 28 - выходные резисторы
Claims
1. Универсальный мостовой инвертирующий сумматор (УМИС), включающий подключённые входными электродами к шинам положительного и отрицательного питания УМИС соответственно первое и второе токовые зеркала, причём второе токовое зеркало выполнено комплементарно к первому, выходные комплементарные транзисторы, которые последовательно включены между шинами положительного и отрицательного питания УМИС, точки соединения выходных комплементарных транзисторов подключены к предварительным выходам УМИС, и третье и четвёртое токовые зеркала, размещенные последовательно между первым и вторым токовыми зеркалами и выполненные комплементарно соответственно к первому и второму токовым зеркалам, при этом точки соединения соответствующих входных электродов третьего и четвёртого токовых зеркал подключены к соответствующим входам УМИС, а точки соединения соответствующих выходных электродов соответственно первого, третьего и второго, четвёртого токовых зеркал подключены соответственно к управляющим электродам выходных комплементарных транзисторов; каждое токовое зеркало содержит одинаковое количество входных и выходных электродов, а между соответствующими входными электродами третьего и четвёртого токовых зеркал и предварительными выходами УМИС включены резисторы отрицательной обратной связи, а предварительные выходы объединены в общий выход УМИС через выходные резисторы.
2. Универсальный мостовой инвертирующий сумматор по п. 1, отличающийся тем, что токовое зеркало содержит опорный диод, включенный между опорным входным и опорным выходным электродами токового зеркала, и МОП транзисторы, каждый из которых включен между соответствующими входными и выходными электродами токового зеркала, затворы которых подключены к опорному выходному электроду токового зеркала.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2007117392 | 2007-05-04 | ||
| RU2007117392/09A RU2331105C1 (ru) | 2007-05-10 | 2007-05-10 | Универсальный мостовой инвертирующий сумматор |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| WO2008140357A1 true WO2008140357A1 (ru) | 2008-11-20 |
| WO2008140357A8 WO2008140357A8 (ru) | 2009-09-11 |
Family
ID=39746504
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/IB2008/051671 WO2008135914A2 (en) | 2007-05-04 | 2008-04-30 | Multivalued logic circuit |
| PCT/RU2008/000292 WO2008140357A1 (ru) | 2007-05-10 | 2008-05-12 | Универсальный мостовой инвертирующий сумматор |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/IB2008/051671 WO2008135914A2 (en) | 2007-05-04 | 2008-04-30 | Multivalued logic circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7859312B2 (ru) |
| EP (1) | EP2171847B8 (ru) |
| AT (1) | ATE520203T1 (ru) |
| RU (1) | RU2331105C1 (ru) |
| WO (2) | WO2008135914A2 (ru) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2331105C1 (ru) | 2007-05-10 | 2008-08-10 | Виктор Викторович Олексенко | Универсальный мостовой инвертирующий сумматор |
| WO2012143016A1 (en) * | 2011-04-18 | 2012-10-26 | Abo Warda Magdi Al Saeed Ahmed | Magdi's logic (ternary logic) |
| JP5738749B2 (ja) * | 2011-12-15 | 2015-06-24 | ルネサスエレクトロニクス株式会社 | Ｐｌｌ回路 |
| RU2546082C1 (ru) * | 2014-04-30 | 2015-04-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k |
| WO2017160863A1 (en) | 2016-03-15 | 2017-09-21 | Louisiana Tech Research Corporation | Method and apparatus for constructing multivalued microprocessor |
| US10646996B2 (en) * | 2017-07-21 | 2020-05-12 | Vicarious Fpc, Inc. | Methods for establishing and utilizing sensorimotor programs |
| CN109857368B (zh) * | 2018-12-20 | 2022-07-26 | 上海大学 | 一种位数众多、可分组、可重构的多值电子运算器及方法 |
| RU2724802C1 (ru) * | 2019-12-30 | 2020-06-25 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Забайкальский государственный университет" (ФГБОУ ВО "ЗабГУ") | Сумматор натуральных чисел |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577160A (en) * | 1983-01-03 | 1986-03-18 | Robert H. Rines | Method of and apparatus for low noise current amplification |
| JPS61153778A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | アナログ演算回路 |
| RU2178235C1 (ru) * | 2000-09-29 | 2002-01-10 | Олексенко Виктор Викторович | Малошумящий широкополосный усилитель тока олексенко-колесникова |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229803A (en) * | 1978-06-02 | 1980-10-21 | Texas Instruments Incorporated | I2 L Full adder and ALU |
| DE2855922A1 (de) * | 1978-12-23 | 1980-07-10 | Hoechst Ag | Verfahren zur herstellung von zinkfreien alkaliphosphatloesungen |
| US4814644A (en) * | 1985-01-29 | 1989-03-21 | K. Ushiku & Co. | Basic circuitry particularly for construction of multivalued logic systems |
| RU2176850C1 (ru) * | 2000-10-20 | 2001-12-10 | Олексенко Виктор Викторович | Малошумящий широкополосный усилитель тока |
| JP4342910B2 (ja) * | 2003-10-31 | 2009-10-14 | Ｎｅｃエレクトロニクス株式会社 | 差動増幅回路 |
| US7187208B2 (en) * | 2005-01-19 | 2007-03-06 | Phaselink Semiconductor Corporation | Complimentary metal oxide silicon low voltage positive emitter coupled logic buffer |
| US7579872B2 (en) * | 2006-05-31 | 2009-08-25 | Fujitsu Limited | Low-voltage differential signal driver for high-speed digital transmission |
| RU2331105C1 (ru) | 2007-05-10 | 2008-08-10 | Виктор Викторович Олексенко | Универсальный мостовой инвертирующий сумматор |
| KR100912964B1 (ko) * | 2007-09-04 | 2009-08-20 | 주식회사 하이닉스반도체 | Ｃｍｌ－ｃｍｏｓ 변환기 |
-
2007
- 2007-05-10 RU RU2007117392/09A patent/RU2331105C1/ru not_active IP Right Cessation
-
2008
- 2008-04-30 EP EP08738033A patent/EP2171847B8/en not_active Not-in-force
- 2008-04-30 AT AT08738033T patent/ATE520203T1/de not_active IP Right Cessation
- 2008-04-30 US US12/598,669 patent/US7859312B2/en not_active Expired - Fee Related
- 2008-04-30 WO PCT/IB2008/051671 patent/WO2008135914A2/en active Application Filing
- 2008-05-12 WO PCT/RU2008/000292 patent/WO2008140357A1/ru active Application Filing
-
2010
- 2010-11-22 US US12/951,914 patent/US8120384B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577160A (en) * | 1983-01-03 | 1986-03-18 | Robert H. Rines | Method of and apparatus for low noise current amplification |
| JPS61153778A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | アナログ演算回路 |
| RU2178235C1 (ru) * | 2000-09-29 | 2002-01-10 | Олексенко Виктор Викторович | Малошумящий широкополосный усилитель тока олексенко-колесникова |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008135914A3 (en) | 2008-12-31 |
| US20100164596A1 (en) | 2010-07-01 |
| US7859312B2 (en) | 2010-12-28 |
| ATE520203T1 (de) | 2011-08-15 |
| US20110121861A1 (en) | 2011-05-26 |
| WO2008140357A8 (ru) | 2009-09-11 |
| EP2171847B8 (en) | 2012-02-08 |
| US8120384B2 (en) | 2012-02-21 |
| EP2171847B1 (en) | 2011-08-10 |
| RU2331105C1 (ru) | 2008-08-10 |
| WO2008135914A2 (en) | 2008-11-13 |
| EP2171847A2 (en) | 2010-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2008140357A1 (ru) | Универсальный мостовой инвертирующий сумматор | |
| Guo et al. | Energy-efficient hybrid analog/digital approximate computation in continuous time | |
| JP5739058B2 (ja) | 動的レベルシフト構成を用いて電圧信号をレベルシフトするためのシステムおよび方法 | |
| Friedman et al. | Bayesian inference with muller c-elements | |
| Tsividis | Not your father's analog computer | |
| CN100568258C (zh) | 用于混沌运算模块的方法和设备 | |
| Guo et al. | Continuous-time hybrid computation with programmable nonlinearities | |
| Soeken et al. | A PLiM computer for the internet of things | |
| JP2007532985A6 (ja) | カオス演算モジュールのための装置、及び方法 | |
| JP6698855B2 (ja) | インターフェース回路 | |
| Yeniçeri et al. | Multi‐scroll chaotic attractors from a generalized time‐delay sampled‐data system | |
| KR100235146B1 (ko) | 병렬 가산기 | |
| Murali et al. | Construction of a reconfigurable dynamic logic cell | |
| RU2546078C1 (ru) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k | |
| AU2021254857A1 (en) | Differential mixed signal multiplier with three capacitors | |
| Maity et al. | The quantum cost, garbage outputs and constant input optimized implementation of 2: 4 decoder using peres gate | |
| Cazarez-Castro et al. | Design and hardware implementation of a closed-loop stable fuzzy controller | |
| RU2624584C1 (ru) | Многофункциональный токовый логический элемент | |
| RU2693321C1 (ru) | Самосинхронный динамический двухтактный d-триггер с нулевым спейсером | |
| RU2693319C1 (ru) | Самосинхронный динамический двухтактный d-триггер с единичным спейсером | |
| JP2007514365A (ja) | 回路素子 | |
| Hassan et al. | Design Pipeline Architecture with Fuzzy Logic | |
| Aoyama | Operating margin-oriented design methods for threshold element-based reconfigurable logic circuits realizing any symmetric function | |
| Boukadida et al. | A 4-Bits CSA Adder Using the Arithmetic A2 Redundant Binary Representation for Mixed Neural Networks with On-Chip Learning | |
| Reddy et al. | A Modular Fuzzy Logic Expert System for Autonomous Mobile Robots |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 08779156 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 08779156 Country of ref document: EP Kind code of ref document: A1 |